瑞萨成功开发22nm MRAM，替换MCU中的闪存？

瑞萨电子公司今天宣布，它已开发出用于嵌入式自旋转移矩磁阻随机存取存储器 (STT-MRAM) 的电路技术，以下简称 MRAM）测试芯片。该芯片具有快速读写操作，采用 22 纳米工艺制造。测试芯片包括一个 32 兆位 (Mbit) 嵌入式 MRAM 存储单元阵列，可在 150°C 的最高结温下实现 5.9 纳秒 (ns) 的随机读取访问，以及 5.8 兆字节/秒的写入吞吐量（ MB/秒）。

瑞萨电子于 6 月 16 日在 6 月 12 日至 17 日在夏威夷举行的 2022 年 IEEE VLSI 技术和电路研讨会上展示了这些成就。

随着物联网和人工智能技术的不断进步，端点设备中使用的微控制器单元 (MCU) 有望提供比以往更高的性能，因此需要用更精细的工艺节点制造。与在 FEOL中制造的闪存相比，采用 BEOL制造的 MRAM 对于亚 22 nm 工艺具有优势，因为它与现有的 CMOS 逻辑工艺技术兼容，并且需要更少的额外掩模层。但是，MRAM 的读取余量比闪存小，这会降低读取速度。CPU 工作频率与非易失性存储器的读取频率之间的较大差距也是一个挑战，因为它会降低 MCU 性能。

MRAM 还可以实现比闪存更短的写入时间，因为它在写入操作之前不需要擦除操作。但是，需要进一步提高速度，以缩短端点设备所需的无线 (OTA) 更新的系统停机时间，并降低最终产品制造商为 MCU 编写控制代码的成本。

为了应对这些挑战并响应市场对更高 MCU 性能的需求，瑞萨电子开发了以下新电路技术，以在 MRAM 中实现更快的读写操作。

MRAM 使用包括磁隧道结 (MTJ) 器件的存储单元，其中高和低电阻状态分别对应于数据值 1 和 0 来存储信息。差分读出放大器通过读取存储单元电流和参考电流之间放电速度的电压差来区分这两种状态。然而，由于 MRAM 的 1 和 0 状态之间的存储单元电流差小于闪存，所以读出放大器读取的电压差更小。即使将放电时间延长到读出放大器的差分输入节点之间的较大电压差，在确保必要的电压差之前，两个输入节点都容易被完全放电。这个问题在高温下尤其严重。

为了解决这个问题，瑞萨电子推出了一项新技术，利用电容耦合来提升差分输入节点的电压电平，即使在存储单元电流差很小的情况下，差分放大器也能感应到电压差，从而实现高精度和快速读取手术。

继 2021 年 12 月宣布的嵌入式 STT-MRAM 高速写入技术之后，该新技术通过缩短写入操作期间的模式转换时间实现了更高的速度。

该技术划分了施加写入电压的区域，并通过在写入电压设置之前输入写入地址，选择性地仅将电压施加到必要的区域。这种方法减少了在写入操作期间施加电压的区域上的寄生电容负载，从而减少了电压建立时间。结果，写入操作的模式转换时间减少了大约 30%，从而加快了写入操作。

瑞萨电子继续开发旨在将嵌入式 MRAM 技术应用于 MCU 产品的技术。这些新技术有可能显着提高内存访问速度，这是目前 MRAM 面临的一个挑战，超过 100 MHz，从而实现了具有嵌入式 MRAM 的更高性能的 MCU。更快的写入速度将有助于更高效地向端点设备写入代码。瑞萨电子致力于进一步提高 MCU 的容量、速度和功率效率，以适应一系列新应用。

嵌入式 STT-MRAM 测试芯片

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3073内容，欢迎关注。