5nm即将试产，台积电大步迈入EUV时代

半导体微影技术（lithography）终于迎来全新世代交替，过去10年主导半导体关键制程的浸润式（immersion）微影技术，将在今年开始转向新一代的极紫外光（EUV）。晶圆代工龙头台积电将在3月开始启动支援EUV技术的7+纳米量产计画，支援EUV的5纳米亦将同步进入试产。

三大半导体厂微影技术进度一览

台积电EUV制程进入量产阶段，对半导体产业而言是一项重大里程碑，EUV技术可以让摩尔定律持续走下去，理论上将可推进半导体制程至1纳米。

虽然台积电第一代支援EUV技术的7+纳米，只有少数几层光罩层会利用EUV完成，但包括海思、辉达（NVIDIA）、超微（AMD）、博通、高通等都将陆续导入7+纳米制程量产。

不过根据业界消息，苹果今年下半年推出的新一代A13应用处理器，并不会采用台积电支援EUV技术的7+纳米，而是会采用加强版7纳米（7nm Pro）制程量产。业界预期，苹果正在研发中的A14应用处理器才会是首款采用EUV的芯片，预期明年采用台积电5纳米制程量产。

为了加快EUV制程学习曲线，台积电支援EUV的7+纳米量产之际，预期有一半光罩层会采用EUV技术的5纳米，亦将同步进入风险试产阶段。台积电与大同盟（Grand Alliance）伙伴密切合作打造EUV生态系统，包括业界传出台积电已对EUV设备大厂艾司摩尔（ASML）扩大采购30台设备，晶圆传载方案厂家登亦成为最主要的EUV光罩盒供应商。

台积电总裁暨执行长魏哲家在日前法人说明会中指出，7+纳米良率推进情况良好，预期第二季后进入量产阶段，台积电已经与数家客户合作，协助其第二代或第三代产品设计导入7+纳米制程。台积电预期价格更好的7+纳米量产后，将可在未来几年为7纳米世代带来更大的成长空间。至于5纳米目前研发进度符合预期，今年上半年会有客户完成芯片设计定案（tape-out），明年上半年将进入量产阶段。

台积电7+纳米虽然只有部份光罩层采用EUV技术，但仍可提升电晶体密度约20％，并在同一运作效能下降低功耗约10％。至于5纳米采用EUV光罩层更多，与7纳米相较预期可提升电晶体密度达1.8倍或缩小芯片尺寸约45％，同一功耗下提升运算效能15％，或同一运算效能下降低功耗20％。台积电亦计画在5纳米世代加入极低临界电压（Extremely Low Threshold Voltage，ELTV）技术，协助客户将运算效能提升至25％。

延伸阅读：EUV技术为摩尔定律延命

随着芯片功能愈趋强大，在半导体制程愈趋复杂的情况下，摩尔定律的推进已经放缓，以台积电、三星、英特尔等三大半导体厂目前采用的浸润式（immersion）微影及多重曝影（multi-patterning）技术来说，若要维持摩尔定律的制程推进速度，芯片成本会呈现等比级数般飙升。也因此，能够明显减少芯片光罩层数的极紫外光（EUV）微影技术，将可为摩尔定律延命。

摩尔定律除了每18～24个月可让芯片中电晶体数量增倍的技术推进，还包含了经济层面上的益处。事实上，过去20年因为摩尔定律的推进顺利，芯片的单位制造成本可以逐年降低，并造就了个人电脑的普及，以及智慧型手机的人手数机的情况。若半导体市场没有摩尔定律的存在，芯片的成本难以有效降低，要用1,000美元以下价格买到电脑或手机几乎是不可能的事。

不过，因为芯片制程的持续推进，电路要再进行微缩的难度愈来愈高，成本的提升速度也愈来愈快。以目前业界普遍量产中的14/16纳米逻辑制程来看，设备的投资是28纳米的数倍，换算下来芯片单位制造成本的降幅已经趋缓，而制程进入10纳米或7纳米后，芯片成本几乎降不下来。也就是说，摩尔定律推进放缓，苹果及三星等新款旗舰手机功能又要愈多，增加的芯片用量或功能要愈多，价格自然愈垫愈高。

为了解决这个问题，业界早在10年前就已经在讨论在浸润式微影技术之后，会不会有更好的技术来为摩尔定律延命。如今，随着台积电7+纳米进入量产，EUV技术正式接棒演出，摩尔定律至少可再延续至3纳米或1纳米世代，虽说先进制程价格仍然居高不下，但长期来看，基于摩尔定律发展的经济层面益处将可延续下去。

日月光投控营运长吴田玉曾指出，过去半导体业的创新就是摩尔定律，所以大家跟着走，但现在业界觉得摩尔定律的推进变慢了，但以他来看不是变慢，而是业界降低成本（ cost down）的本领不够，导致摩尔定律的时间拉长，但摩尔定律另一个层面代表的经济定律却没有变。

当然，靠EUV就要让摩尔定律延续下去仍有许多挑战，除了制程上的微缩，具异质芯片整合优势的系统级封装（SiP）技术，也被视为能让摩尔定律持续下去的重要解决方案。也就是说，未来芯片不会是单一的芯片，而是一个次系统或微系统的概念，异质整合将是半导体产业另一重要发展方向。