台积电先进封装技术再升级

2020-04-13 14:00:16 来源: 半导体行业观察

点击

来源：内容来自「工商时报」，谢谢。

晶圆代工龙头台积电持续扩大整合型扇出晶圆级封装（InFO WLP）应用，继去年完成整合型扇出暨基板（InFO_oS）、整合型扇出暨记忆体及基板（InFO_MS）等先进封装技术认证及进入量产阶段，台积电再针对高效能运算（HPC）晶片推出InFO等级的系统单晶圆（System-on-Wafer，SoW）技术，能将HPC芯片在不需要基板及PCB情况下直接与散热模组整合在单一封装中。

HPC芯片是台积电今年营运成长主要动能之一，包括承接超微的Zen 2及Zen 3架构EPYC伺服器处理器及RDNA及RDNA 2架构绘图芯片。英伟达（NVIDIA）Turing及Ampere架构绘图芯片、赛灵思及英特尔的可程式逻辑闸阵列（FPGA）等，以及替Google或微软等网络大厂打造的云端或人工智能运算芯片等。

台积电除了加码扩增7纳米及5纳米等先进制程以因应HPC晶圆代工强劲需求，也同步加码先进封装投资布局。其中，台积电投入CoWoS（基板上晶圆上芯片封装）制程研发到量产已有将近10年时间，主要针对高阶逻辑芯片量身打造，让HPC芯片可以获得更大的记忆体频宽来加速运算效率。台积电现在最先进的CoWoS技术已可在芯片及基板的中介层（interposer）中达到5层金属层（metal layers）及深沟槽电晶体（DTC）。

台积电今年推出支援5纳米逻辑SoC及2.5倍光罩尺寸（reticle）中介层、最高支援搭载6颗HBM2e记忆体及最高96GB容量的CoWoS技术，明年将推出支援5纳米逻辑SoC及3倍光罩尺寸中介层、最高支援搭载8颗HBM2e记忆体及最高128GB容量的CoWoS技术。由于HPC芯片的生产排程长达半年，近期疫情带动伺服器需求，但上半年CoWoS生产仍依计划进行，并没有看到订单因疫情蔓延而增加情况发生。

台积电针对手机芯片打造的InFO封装技术，苹果A系列应用处理器是InFO_PoP封装最大客户。台积电2017年开始将InFO_oS技术应用在HPC芯片并进入量产，预估2020年InFO_oS技术可有效整合9颗芯片在同一芯片封装中。至于应用在人工智能推理芯片的InFO_MS技术在去年下半年认证通过，可支援1倍光罩尺寸中介层及整合HBM2记忆体。

台积电今年则基于InFO技术再升级，推出支援超高运算效能HPC芯片的SoW封装技术，最大特色是将芯片阵列、电源供应、散热模组等整合，利用高达6层路线重分布（RDL）制程技术，将多颗芯片及电源分配功能连结，再直接贴合在散热模组上，不需采用基板及PCB。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第2278期内容，欢迎关注。

台积电先进封装技术再升级

相关文章

最新新闻

热门文章本日 七天 本月

热门评论

热门搜索

​台积电先进封装技术再升级

相关文章

最新新闻

热门文章 本日 七天 本月

热门评论

热门搜索

台积电先进封装技术再升级

热门文章本日七天本月