这种材料有望替代硅，成为芯片的选择
2020-03-20
14:00:16
来源: 半导体行业观察
来源：内容由半导体行业观察（icbank）
编译自「
semiconductor -digest
」，
谢谢。
近年来，诸如石墨烯和过渡金属二硫族化合物（MX2）之类的2D晶体受到了广泛的关注。对这些材料的特殊兴趣可以归因于其非凡的性能。与传统的3D晶体相比，2D晶体提供了非常有趣的形状因数。在其优雅的2D形式下，电子结构，机械柔韧性，缺陷形成以及电子和光学灵敏度都变得截然不同。最著名的2D材料是石墨烯，即碳原子以六边形蜂窝晶格架构排列的晶体单分子层。石墨烯是柔性的，透明的并且非常坚固。它是一种出色的导热和电子导体。但是2D材料的探索已经远远超出了石墨烯。例如，MX2类具有与石墨烯互补的通用特性。例如，与不存在带隙的石墨烯相反，它们具有宽范围的带隙。对2D材料的兴趣不仅限于半导体材料，还包括对绝缘体和金属的探索。
这些材料的机会已经出现在多个领域，包括（生物）传感，能量存储，光伏，光电和晶体管缩放。例如，石墨烯是光电应用的理想材料。它同时具有电吸收和电折射特性，使其适合于光调制，检测和切换。最近的研究表明，基于石墨烯的集成光子技术具有实现下一代数据和电信应用的潜力。
在MOSFET器件的沟道中，一些2D材料甚至可以取代Si。当硅在导电沟道中时，栅极长度缩放会导致短沟道效应，从而降低晶体管的性能。用2D代替硅有望抵消负面的短沟道效应。由于原子的精确性，传导沟道也可以变得非常薄，甚至可以达到单个原子的水平。此外，一些2D材料的介电常数较低，可与氧化硅相媲美。这为使用具有不同功能（即传导沟道、电介质）的各种2D材料构建堆栈打开了机会，并将使栅极长度缩小到几纳米。通过这种方式，2D材料可以提供一条通向极端设备尺寸缩放的进化道路，目标是3nm及以下技术世代。
然而，电子电路中2D材料的第一次可能不会在最终的缩放设备中实现，而是应用在性能要求较低（即导通电流更低）的低功率电路中。例子包括可以在芯片后端实现的晶体管和小型电路。在这里，它们可以缓解一些路由拥塞，并在线路前端节省一些区域。为了构建后端兼容的晶体管，目前正在研究各种材料，包括半导体铟镓锌氧化物（IGZO）和各种2D材料。使用2D材料的一个特殊优势是能够制造互补的MOS器件，即nMOS和pMOS。这允许开发紧凑的后端逻辑电路，如中继器。这些后端晶体管和电路的一个共同要求是温度预算，它应该与后端线处理兼容。2D材料也可用于构建其他电路，如片上电源管理系统、信号缓冲器和可伸缩存储器选择器。对于所有这些电路，电流要求（离子方面）相对较低，与高比例器件相比，一层2D材料可能足以制造这些器件。
对于最终可缩放的设备以及要求较低的电路，imec试图了解2D材料的材料属性和工艺限制。更具体地说，imec专注于材料勘探（包括2D半导体、2D（半）金属和2D电介质）、过程集成勘探和设备勘探。该团队正在建立一个通用的集成流程，该流程考虑了所有应用的通用需求，例如允许的温度预算和2D材料的化学稳定性。集成流程以300mm晶圆为目标，以充分利用大批量制造技术的优势。一个重要的挑战是在300mm集成过程中保持2D材料的单晶片状质量。
双栅WS2 FET架构：最终规模化、高性能器件的开发首先要确定最有前途的2D材料和设备架构。因此，Imec已根据先进的Si FinFET平台对不同的2D材料和2D FET体系架构进行了基准测试。根据这些研究，imec团队得出结论，在300mm技术兼容材料中，堆叠纳米片架构的二硫化钨（WS2）具有最高的性能潜力（即最高的导通电流）（图1）。他们还得出结论，双栅极FET架构（图2）比单栅极FET更可取，尤其是当设备架构遭受与触点和间隔物区域有关的非理想性时。
图1 在技术兼容材料中，WS2具有最高的高性能逻辑应用潜力
在300mm晶圆上生长和随后的层转移——世界首创:作为设备制造的关键工艺步骤，在imec使用改进的金属-有机化学气相沉积(MOCVD)工具首次证明了WS2在300mm晶圆上的高质量生长。该方法的结果是厚度控制的单层精度超过整个300mm的晶圆。然而，MOCVD生长的好处是以材料生长时的高温为代价的。为了建立一个与后端生产线要求兼容的设备集成流程，随后将沟道材料从生长基板转移到目标设备晶圆是至关重要的。imec团队开发了一个独特的传输过程,使得WS2单层（厚度仅为7埃）成功地转移到目标晶圆上（图3）。转移过程是基于临时键合和解键合技术,对2D材料的电特性没有影响。该技术甚至已经成功地应用于具有特定形貌的目标基板。未来的发展将着重于进一步改进转移过程，以减少诸如不需要的颗粒、正面的标记和边缘碎屑等缺陷。
图3.单层（7埃）WS2层的300mm生长和转移。
器件方面的挑战:在器件方面，已经确定了与栅极电介质、金属触点和沟道材料的缺陷和存储有关的主要挑战。
首先，在2D表面上沉积介电材料是一个真正的挑战，因为在(范德华终止)2D材料上缺少悬空键。imec团队目前正在探索两种介质生长的途径:(1)直接原子层沉积(ALD)在较低的生长温度下生长，(2)通过使用非常薄的氧化层(如氧化硅)作为成核层来增强ALD的成核。对于后一种技术，在双栅极架构的初步测量表明，在2D维材料的前面和后面都有良好的按比例缩放的介质电容。
imec团队还筛选了多种金属以接触WS2纳米片。他们发现，使用Mg触点可获得最高的导通电流（图4）。
图4.通过与WS2的Mg接触获得最高的离子电流（对于nMOS器件）。
最后，缺陷在2D材料的化学行为中起着至关重要的作用，从而深刻地影响了器件的性能。因此，了解缺陷形成的基本原理及其对设备性能的影响是至关重要的。通道材料最常见的缺陷之一是硫空位。Imec目前正在研究如何使用不同的等离子体处理来钝化这些缺陷。此外，还应考虑材料的稳定性和反应活性。众所周知，像WS2这样的2D材料会迅速老化和降解。根据研究小组的结果，一种很有前途的防止衰老的方法是将样本储存在惰性环境中。
最后，团队估算了设备性能的上限，以及达到该目标应该走的路。
作为一个基准，imec团队使用了双栅设备，这些设备是用小的、自然脱落的WS2薄片构建的。对于这些实验室规模的设备，可以测量大于100cm2/Vs的迁移率值，这与理论上预测的WS2迁移率值非常接近。我们的期望是，如果用天然材料可以做到这一点，那么用合成材料也应该可以做到——目前合成材料的体积大约只有几平方厘米/Vs。Imec正在努力改进基本的过程步骤，以期进一步提高性能。
对于未来的一些主要挑战，团队对如何解决它们有着清晰的观点。例如，他们知道如何在300mm的目标衬底上生长和转移材料，并且有一个清晰的集成道路。他们也在学习如何缩放栅极电介质，以及如何改善沟道中的固有迁移率。
但是在集成路径上，仍然存在一些挑战，需要进一步研究和更好的基础了解。其中之一与2D材料对器件晶圆的不良附着力有关，另一原因与阈值电压的控制有关。解决这些挑战将使2D材料的许多电子应用成为可能，最终将是大规模的高性能设备，以及对规格要求较低的应用。
正如在2019年IEDM会议上所显示的，imec已经对基于MoS2的晶体管进行了深入的研究，以证明基于2D材料的器件在极端晶体管缩放方面的真正潜力。研究小组合成了厚度为0.6nm的MoS2材料，并制备了接触尺寸和沟道长度分别为13nm和30nm的器件（图5）。这些按比例缩放的尺寸，加上栅氧化层的厚度和高K电常数，已经证明了一些迄今为止最好的器件性能。最重要的是，这些晶体管能够全面研究器件的基本特性和TCAD模型的校准。利用校准后的TCAD模型，提出了一种切实可行的性能改进途径。
图5. TEM照片显示（a）3个单层MoS2沟道，接触长度为13nm，沟道长度为29nm。传输特性改善了亚阈值震荡(SS)与稀薄的HfO
2
。
这些结果证实了2D材料在极端晶体管缩放方面的潜力-既有利于高性能逻辑，又有利于存储器应用。从这项研究中获得的见解正被转移到imec的300mm晶圆平台，用于使用2D材料的晶体管。
这项工作是imec探索设备团队和imec纳米应用材料工程团队共同努力的结果。
这项研究的一部分是在石墨烯旗舰计划的框架内进行的。石墨烯旗舰计划是一项欧洲未来和新兴技术旗舰计划，旨在将石墨烯和相关层状材料从学术实验室转移到日常使用中。
*点击文末阅读原文，可阅读
英文
原文
。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2254期内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
“芯”系疫情
｜传感器
｜IGBT
｜
存储
｜
氮化镓｜英飞凌｜中美贸易｜半导体股价｜芯片测试
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
责任编辑：Sophie
