中国宇航级CPU和美国有多大差距?

2016-12-19 10:37:00 来源: 互联网

china0513-624x468

版权声明:本文来自科普中国,如您觉得不合适,请与我们联系,谢谢。

今年以来,中国航天事业屡屡传出好消息,先是在今年4月将我国首颗微重力科学实验卫星实践十号送上预定轨道,又在今年8月发射了全球首颗量子卫星墨子号。不久前,神舟11号与天宫二号完成了对接和分离。在11月1日,中国航天科技集团在珠海航展现场召开新闻发布会上宣布我国首个北斗全球“厘米级”定位系统——“夔龙系统”建设工作全面启动,夔龙系统通过计算从全球多达300个以上的多系统卫星导航参考站所获取的观测数据,将卫星导航终端定位精度提高到“厘米级”。

在这些人造卫星和神舟飞船中,有一样电子元件发挥这至关重要的作用,那就是宇航级CPU,这些装载在人造卫星和神舟飞船上的CPU的作用相当于人类的大脑。那么,宇航级CPU相对于日常商用的CPU有何不同?宇航级CPU是怎么做到在太空中正常工作的?中国在宇航级CPU上和美国还有多大差距呢?

CPU在太空中要面临恶劣的工作环境

宇航级CPU构成了人造卫星的大脑,为了能在星际空间这样的恶劣条件下工作,不仅要应对极端苛刻的高温和低温,还要能应对无处不在的宇宙辐射。

在太空环境中,物体的温度取决于太阳的光照,由于不存在空气散热,受光面和被光面温差非常大。以轨道高度为300至400km的轨道的温度为例,受光面温度约为150℃,背光面温度约为-127℃,温差约为300℃。因此,美国的航天飞机舱外航天服的耐温阈值为:高温149摄氏度,低温-184.4摄氏度。

在太空环境中,宇宙辐射是不可避免的,而宇宙辐射恰恰会对CPU造成损坏。微电子器件中的数字和模拟集成电路的辐射效应一般分为总剂量效应(TID)、单粒子效应(SEE)和剂量率(Dose Rate)效应。

总剂量效应源于由γ光子、质子和中子照射所引发的氧化层电荷陷阱或位移破坏,包括漏电流增加、MOSFET阈值漂移,以及双极晶体管的增益衰减。

SEE是由辐射环境中的高能粒子(质子、中子、α粒子和其他重离子)轰击微电子电路的敏感区引发的。在p-n结两端产生电荷的单粒子效应,可引发软误差、电路闭锁或元件烧毁。SEE中的单粒子翻转会导致电路节点的逻辑状态发生翻转。

剂量率效应是由甚高速率的γ或X射线,在极短时间内作用于电路,并在整个电路内产生光电流引发的,可导致闭锁、烧毁和轨电压坍塌等破坏。上述情况都会导致芯片损毁。

正是因此,商业级、工业级、军品级、宇航级CPU有着不同标准。由于各种测试非常多,数据指标也非常细,这里仅就工作温度做罗列:

商业级CPU的工作温度为0℃~70℃。

工业级CPU的工作温度为-40℃~85℃。

军品级CPU的工作温度为-55℃~125℃。

宇航级CPU不仅在工作温度上有着不亚于军品级CPU的水准,而且还有抗辐射等方面的要求。

如何做到抗辐射

对于应对高温和低温,主要是将电路的时序冗余加大,并降低功耗。本文重点说说如何实现抗辐射。有人说,抗辐射技术不就是给芯片加一个抗辐射封装么?这有什么难的。

其实封装对芯片的保护是有限的,高能粒子流可以打穿芯片的封装材料,进入芯片内部对芯片造成破坏。

抗辐射加固主要有设计和工艺两种加固技术,或者根据需要组合使用这两种技术。

从广义上讲,抗辐射加固设计包括材料设计、系统设计、结构设计、电路设计、器件设计、封装设计、软件设计等。从狭义上讲,一般是指采用电路设计和版图设计减轻电离辐射破坏的方法。

工艺加固是用特殊的工艺进行抗辐射加固的技术。工艺步骤可以是制造商或军方专有的,也可以是以加固为目的将特殊的工艺步骤加入到标准制造商的晶圆制造工艺中去。抗辐射加固工艺技术具有高度的专业化属性和很高的复杂性。

从系统、结构、电路、器件级的设计技术方面进行抗辐射加固设计可以采用以下方式进行抗辐射加固设计:

一是采用多级别冗余的方法减轻辐射破坏,这些级别分为元件级、板级、系统级和飞行器级。

二是采用冗余或加倍结构元件(如三模块冗余)的逻辑电路设计方法,即投票电路根据最少两位的投票确定输出逻辑。

三是采用电路设计和版图设计以减轻电离辐射破坏的方法。即采用隔离、补偿或校正、去耦等电路技术,以及掺杂阱和隔离槽芯片布局设计;

四是加入误差检测和校正电路,或者自修复和自重构功能;

五是采用电路设计和版图设计以减轻电离辐射破坏的方法。即采用隔离、补偿或校正、去耦等电路技术,以及掺杂阱和隔离槽芯片布局设计。

此外,使用加固模拟/混合信号IP技术和SIGE加固设计技术也是提升芯片抗辐射能力的有效途径。

抗辐射芯片加固专用工艺越来越多地与加固设计结合使用。因为抗辐射加固工艺技术具有非常高的专业化属性和高复杂性,因此只有少数几个厂家能够掌握该项技术。例如,单粒子加固的SOI工艺和SOS工艺,总剂量加固的小几何尺寸CMOS工艺,IBM的45nm SOI工艺,Honeywell的50nm工艺,以及BAE外延CMOS工艺等。

抗辐射芯片上中国和美国有多大差距?

在很长一段时间,中国的星载计算机处理器大多依赖进口,国产的人造卫星也大多使用进口CPU。而美国为首的西方国家严格限制高性能的宇航级和军品级CPU的出口,使我国星载计算机的研制受到很大的限制。在十多年前,就有美籍华裔学者因购买了几十片军品级Intel 486 CPU并出售给中国,被美国司法机关和国防部犯罪调查局调查指控的案例。

在为数不多的军品级、宇航级国产CPU中,其实大多也是对国外产品的逆向工程,比如应用于航天的386EX,以及被应用于军用电子设备的486DX、ARM7,还有由国内某些单位仿制过PowerPC603e和SM1750、SM1753、SM1754,国产版的P1750还曾被用于遥感一号、风云三号、试验四号等卫星。某所还有基于SPARC开源代码修改设计的BM3802RH和BM3803MGRH。但这些仿制或基于开源代码修改设计的国产CPU,大多存在性能偏低的问题,P1750、386EX 、486DX、ARM7性能都低于50MIPS,BM3802RH、PowerPC603e虽然超过了100MIPS,已经强于RAD6000,与欧洲的LEON不相上下,但和美国的RAD750相比还有不小的差距——RAD750的计算性能达240—400MIPS。

诚然,计算性能只是宇航级芯片的一项指标,抗辐射性能同样非常重要,比如RAD750就能承受1000gray的辐射水平。但由于公开国产宇航级CPU抗辐射指标会带来一定的风险——敌对国家可以针对该指标开发武器攻击中国人造卫星,因此就不对抗辐射性能做介绍了。

2015年发射的北斗双星实现了100%采用国产CPU,在北斗双星上搭载了龙芯1E和龙芯1F,负责进行常规运算,数据采集、开关控制、通讯等处理功能。龙芯1E和龙芯1F是国内极少数自主设计的宇航级CPU,和RAD750源于成熟的商业产品PowerPC 750一样,龙芯1E和龙芯1F也是源于比较成熟的技术,微结构为GS232,于2006年开始设计, GS232的IP授权在去年就出售了三百多万套,采用GS232的CPU龙芯也已经出售了数百万片。龙芯1E和龙芯1F的性能指标为200MIPS,虽然和美国RAD750依旧有差距,但在性能上已经强于西方愿意公开卖给中国的宇航级CPU了。更可贵的是,龙芯1E和龙芯1F的售价仅为几万元一片,而西方愿意出售给中国的宇航级芯片中,像性能为100MIPS的美国ATMELAT697要20万到30万一片,性能更好价格高达上百万元一片。

目前,龙芯1E已经实现对美国进口的ATMELAT697的替换,正在研发基于GS232e的下一代宇航级CPU,性能将到达400MIPS,该工作一旦完成,则能打破西方国家在高端宇航级芯片上的垄断。 china0513-624x468 【关于转载】:转载仅限全文转载并完整保留文章标题及内容,不得删改、添加内容绕开原创保护,且文章开头必须注明:转自“半导体行业观察icbank”微信公众号。谢谢合作!china0513-624x468 【关于投稿】:欢迎半导体精英投稿,一经录用将署名刊登,红包重谢!来稿邮件请在标题标明“投稿”,并在稿件中注明姓名、电话、单位和职务。欢迎添加我的个人微信号MooreRen001或发邮件到 jyzhang@moore.renchina0513-624x468

责任编辑:mooreelite
半导体行业观察
摩尔芯闻

热门评论