深度解读Intel的3D Xpoint闪存的材料结构
2017-09-15
10:49:42
来源: eettaiwan
点击
TechInsights在不久前拆解了英特尔(Intel)的Optane记忆体，并以穿透式电子显微镜影像图(TEM)的方式发布其拆解分析的结果(如图1)。
TechInsights目前正准备完整版拆解报告，不久就会公开进一步的分析细节。
图1：TechInsights以TEM呈现英特尔Optane的拆解分析
其中特别令人感兴趣的似乎是基于锗锑碲(GST)的记忆体元素结构(见图1插图)。它采用了20纳米(nm)技术，深宽比为2:1，表示厚度约40nm，宽约20nm。
从图1的插图看来，该记忆体材料的两端采用了阻障层或介面层封端，其厚度估计大约不到4nm。但该介面层在作为化学反应/合金阻障层的同时，也用于作为发热电极。
从TechInsights发布的图片可知，它预先假设了该主动式记忆材料处于其结晶或导电状态。事实上，在较底层的结晶材料块中，看起来确实存在着较小的微晶体，不过在较上层的结晶块中并没那么明显。这可能是在记忆体堆叠上层部份严格执行处理步骤期间，自然形成的较大微晶体。
图2：Optane形成对称PCM的几种可能
如图2的相变记忆体(PCM)所示，如果可以从结晶开始生长的(SET)状态掌握结晶材料的较大成核位置，就能达到更快速的写入(SET)时间。这可避免需要更多的写入时间，包括足够成核与生长晶体的时间。每个Optane记忆体单元由阈值开关、记忆体隔离元件与记忆体本身组成。如果PCM元素是垂直对称的，那么介面电极/阻障层的作用则有两个有趣的推测，可为之前有关发热体电极讨论带来全新和不同的方向。
预测之一以图2表示，其中的两个介面阻障层(黑色部份)是高导电的材料，主要用于防止在PCM材料和电极结构的其他部份之间发生任何化学作用，此外，它在协助建立对称的热结构方面也具有同样的重要性。
在此情况下，RESET状态将从中央熔融热点开始，扩展至熔融结晶材料。RESET脉冲并不会完成，而是必须加以终止，以便在具有高电阻非晶态材料的两电极介面阻障层留下晶核。在任何随后的SET状态操作期间，晶体的生长将同时发生在两个晶核上，如图2左侧所示。
或许更有趣的是可能存在着不同的双晶生长选择，如图2b所示，而且如果介面阻障层由高电阻的发热材料形成，则更可能发生这种情况——而在此情况下，将首先形成RESET熔融热点，并从结构的两端向中心延伸。
如果能可靠地终止这种RESET过程，则会使结晶材料的中心区域成为现成的双向晶体成核位置——在此情况下，SET期间的结晶键将从晶核的两侧朝向每个电极延伸，直到完成整个过程。
相较于从一个电极介面的单个成核位置结晶相同体积的材料，双晶生长选择的优点是完成总体积结晶只需要一半的时间，同时为高深宽比元件提供阈值电压。在单个中心晶核的第二个选择也可能在RESET状态下留下更多的记忆体材料。SET状态是写入过程的时间越长，任何方法的增益(例如2倍)都极其重要。
选择阻障层/发热体的电极电阻将决定双或单个中心热点之间的选择，此外，还必须加上由于存在矩阵隔离阈值开关或从堆叠记忆体单元之间热串扰导致的任何热偏压。
图3：传统的非对称PCM结构
当生长中的晶体介面保持在最大晶体生长速率的温度时，可达到最快速的写入(SET)时间。图3显示具有更常规非对称结构的PCM SET过程。问题在于最快速的晶体生长速率发生在接近熔化之时，这需要大部份的非晶矽材料都处于熔融状态。
使用更高的生长晶体介面温度，并使其保持在接近熔融的温度，等于把所有的电迁移和有关的元件分离问题都施加在RESET脉冲上。问题就在于熔融热点越大，任何相关的电迁移和元素分离问题就越多。
如果以更长的写入(SET)时间为代价，就可能经由降低介面温度而减缓生长速率。这可在(SET)期间实现较小的熔融热点，并使任何电迁移和元件分离情况减至最轻。有些人甚至认为可能完全避免熔融材料的存在。纯电子切换机制在这方面将会十分有帮助。
进一步延伸这个论证意味着，相较于传统以单核方式操作的装置，如图2所示的任一个对称装置与固定厚度，在相同的温度下可能会具有更短的写入时间。或者，与存在更小热点与更低介面温度的传统单核装置一样，具有相同的写入时间。此外，还可能会有热耗散的好处。
写入时间的估计有时采用GST可获得的最大晶体生长速率。对于GST，在750K时可观察到0.55m/秒的最大晶体生长速率。至于40nm结构，理论上会是72奈秒(ns)的(SET)时间。在700K介面温度时，SET时间上升到133ns，而在500K时则快速地提高到4毫秒(ms)。双重热点或双向端点的结构选项则可使时间大幅缩短一半。除此之外，还必须考虑从矩阵的I/O芯片驱动器/解码器部份进行存取的时间。
中央晶核或每个电极记忆结构上的晶核，对于升高的温度数据保留并没什么帮助。如果数据保留失败始于晶核生长的结晶键或渗透路径，则两种情况下的距离都将减半。或者更简单地说，来自更快写入(SET)的双重结构增益往往会影响升高的温度数据保留性能——因此，这可能适用且达到相对较短的数据保留时间，以及Optane实际数据保留时间相当于NADN以及英特尔宣称1,000倍的各种相关讨论。
对称的Optane记忆体结构之第三种可能性是它确实无需大型晶核和RESET，包括留下一部份微晶体，平均地分布在作为多晶核的整个记忆体材料上。但这种方法对于升高的温度数据保留也并没什么帮助。在每个微晶体的周围只需要非常少量的结晶，就可能产生电极桥接导电颗粒间渗透路径以及数据保留失效。
预测与讨论
一个重要的问题是如果有发热电极，它可能是图1(b)的绿色区块，或者可能是阈值开关电极/阻障层。如此则意味着发热体可在记忆体和阈值开关起作用。等到TechInsights或英特尔提供记忆体材料在其RESET状态的更多资料时，就能为各种猜测提供解答了。
虽然我对于双重结晶热对称模型的猜测可能是——或可能不是——正确的，但作为Optane解决方案的一部份，还有待进一步的研究。尤其是因为它提供了让最长写入时间(SET)减少两倍以及权衡写入时间功率的办法。如图4所示，它可能被认为是一种「回到未来」的研究途径。
图4：PCM生命周期
PCM的双重结晶作业如今已可能实现了，因为在3D堆叠记忆体结构中，记忆体元件并不会有因紧密耦合施加在芯片与发热体上的不对称性。
一般来说，记忆体解决方案中的发热体可解决三个问题。一是可使用薄膜边缘作为底部电极，在可用的时间下实现微影跃阶。它以较小元件提供较低功耗，同时决了主动式材料必须在结晶状态沉积的问题。
第三则是避免了与正常操作不一致的原始(或初次启动)阈值电压问题。这些步骤产生了具有更多控制晶体生长介面的「圆顶」或「蘑菇」型结构。至于以往较大面积的微影PCM结构，克服在晶体状态沉积材料的方法是，在最初测试时施加可逐渐让晶体材料回到非晶态的RESET脉冲突波。显然，这并不适用于非常大型的阵列，但在当时很自然地整合于测试预算，成为策略上重要应用的严格测试协议组成部份。
随着微影技术持续微缩，以往的「圆顶」结构实际上已经消失了，随后被紧密封装的垂直「钻孔」PCM结构所取代，如今则可能实现无需发热体的对称结构了。
令人印象深刻的先进微影技术、封装和电脑架构等梦想并不是整个故事的结束。无论记忆体技术如何发展，每个记忆体单元的核心都将决定Optane在某些利基应用的未来。
等到TechInsights或英特尔提供有关Optane记忆体材料在RESET状态的更多资料后，各种预测与讨论都将变得更加明朗。
责任编辑：星野
-
- 半导体行业观察
-
- 摩尔芯闻
最新新闻
热门文章 本日 七天 本月
热门评论
©2023 半导体行业观察
Copyright©2023 上海爱思尔教育科技有限公司 皖ICP备19011903号-2 皖公网安备 34019202000656号