一个普通员工眼里的晶圆厂工作

2016-11-11 10:25:00 来源: 互联网

点击

声明：本文来自网络相关内容整理，源于信息分享的目的，不表示本站支持作者的观点。

半导体的火热，让大家对半导体产业的关注度空前提高，无论是晶圆厂、芯片设计公司、封测厂，都进入了大家所关注的范围。本文作者从工程师的角度，给大家讲述作者对中国大陆和台湾两家领头晶圆厂SMIC和TSMC工作的评价，希望能够给大家一些启发：

SMIC 工程师眼里的晶圆代工厂工作

最近有不少的弟兄谈到半导体行业，以及SMIC等企业的相关信息。在许多弟兄迈进或者想要迈进这个行业之前，我想有许多知识和信息还是需要了解的。

正在半导体制造业刚刚全面兴起的时候，我加入了SMIC，在它的Fab里做了四年多。历经SMIC生产线建立的全部过程，认识了许许多多的朋友，也和许许多多不同类型的客户打过交道。也算有一些小小的经验。就着工作的间隙，把这些东西慢慢的写出来和大家共享。

阅读下文之前可以先参看后面的词汇表，便于理解本文内容。

从什么地方开始讲呢？就从产业链开始吧。有需求就有生产就有市场。

市场需求（或者潜在的市场需求）的变化是非常快的，尤其是消费类电子产品。这类产品不同于DRAM，在市场上总是会有大量的需求。也正是这种变化多端的市场需求，催生了两个种特别的半导体行业——Fab和Fab Less Design House。

我这一系列的帖子主要会讲Fab，但是在一开头会让大家对Fab周围的东西有个基本的了解。像Intel、Toshiba这样的公司，它既有Design的部分，也有生产的部分。这样的庞然大物在半导体界拥有极强的实力。同样，像SK海力士这样，专注于DRAM的公司，活得也很滋润。至于韩国三星那是个什么都搞的怪物。这些公司，他们通常都有自己的设计部门，自己生产自己的产品。有些业界人士把这一类的企业称之为IDM。

但是随着技术的发展，要把更多的晶体管集成到更小的Chip上去，Silicon Process的前期投资变得非常的大。一条8英寸的生产线，需要投资7~8亿美金；而一条12英寸的生产线，需要的投资达12~15亿美金。能够负担这样投资的全世界来看也没有几家企业，这样一来就限制了芯片行业的发展。准入的高门槛，使许多试图进入设计行业的人望洋兴叹。

这个时候台湾半导体教父张忠谋开创了一个新的行业——foundry。他离开TI，在台湾创立了TSMC，TSMC不做Design，它只为做Design的人生产Wafer。这样，门槛一下子就降低了。随便几个小朋友，只要融到少量资本，就能够把自己的设计变成产品，如果市场还认可这些产品，那么他们就发达了。

同一时代，台湾的联华电子也加入了这个行当，这就是我们所称的UMC，他们的老大是曹兴诚。——题外话，老曹对七下西洋的郑和非常钦佩，所以在苏州的UMC友好厂（明眼人一看就知道是UMC在大陆偷跑）就起名字为“和舰科技”，而且把厂区的建筑造的非常有个性，就像一群将要启航的战船。

—-想到哪里就说到哪里，大家不要见怪。

在TSMC和UMC的扶植下，Fab Less Design House的成长是非常可观的。从UMC中分离出去的一个小小的Design Group成为了著名的“股神”联发科。当年它的VCD/DVD相关芯片红透全世界，股票也涨得令人难以置信。

我认识一个台湾人的老婆，在联发科做Support工作，靠它的股票在短短的四年内赚了2亿台币，从此就再也不上班了。

FabLess Design House的成功让很多的人大跌眼镜。确实，单独维持Fab的成本太高了，所以很多公司就把自己的Fab剥离出去，单独来做Design。

Foundry专注于Wafer的生产，而Fab Less Design House专注于Chip的设计，这就是分工。大家都不能坏了行规。如果Fab LessDesign House觉得自己太牛了，想要自建Fab来生产自己的Chip，那会遭到Foundry的抵制，像UMC就利用专利等方法强行收购了一家Fab Less Design House辛辛苦苦建立起来的Fab。

而如果Foundry自己去做Design，那么Fabless Design House就会心存疑惑——究竟自己的Pattern Design会不会被对方盗取使用？结果导致Foundry的吸引力降低，在产业低潮的时候就会被Fab LessDesign House抛弃。

总体来讲，Fabless Design House站在这个产业链的最高端，它们拥有利润的最大头，它们投入小，风险高，收益大。

其次是Foundry (Fab)，它们总能拥有可观的利润，它们投入大，风险小，受益中等。

再次是封装测试（Package&Testing），它们投入中等，风险小，收益较少。

当然，这里面没有记入流通领域的分销商。事实上分销商的收益和投入是无法想象和计量的。我认识一个分销商，他曾经把MP3卖到了50%的利润，但也有血本无归的时候。所以DesignHouse是“三年不开张，开张吃三年。”而Fab和封装测试则是赚个苦力钱。

对于Fab来讲，同样是0.18um的8英寸Wafer，价格差不多，顶多根据不同的Metal层数来算钱，到了封装测试那里会按照封装所用的模式和脚数来算钱。这样Fab卖1200美元的Wafer被Designer拿去之后，实际上卖多少钱就与Fab它们没有关系了，也许是10000美元，甚至更高。但如果市场不买账，那么DesignHouse可能就直接完蛋了，因为它的钱可能只够到Fab去流几个Lot的。我的前老板曾经在台湾TSMC不小心MO，结果跑死掉一批货，结果导致一家Design House倒闭。题外话——Fab的小弟小妹看到动感地带的广告都气坏了.

什么“没事MO一下”，这不找抽吗？没事MO（Miss Operation）一下，一批货25片损失两万多美元，奖金扣光光，然后被fire。

在SMIC，我带的一个工程师MO，结果导致一家海龟的Design House直接关门放狗。这个小子很不爽的跳槽去了一家封装厂，现在混得也还好。

所以现在大家对Fab的定位应该是比较清楚的了。

Fab有过一段黄金时期，那是在上个世纪九十年代末。TSMC干四年的普通工程师一年

的股票收益相当于100个月的工资（本薪），而且时不时的公司就广播，“总经理感谢大家的努力工作，这个月加发一个月的薪水。”

但是过了2001年，也就是SMIC等在大陆开始量产以来，受到压价竞争以及市场不景气的影响，Fab的好时光就一去不复返了。高昂的建厂费用，高昂的成本折旧，导致连SMIC这样产能利用率高达90%的Fab还是赔钱。这样一来，股票的价格也就一落千丈，其实不光是SMIC，像TSMC、UMC的股票价格也大幅下滑。

但是已经折旧折完的Fab就过得很滋润，比如先进（ASMC），它是一个5英寸、6英

寸的Fab，折旧早完了，造多少赚多少，只要不去盖新厂，大家分分利润，日子过的好快活。

所以按照目前中国大陆这边的状况，基本所有的Fab都在盖新厂，这样的结论就是：很长的一段时间内，Fab不会赚钱，Fab的股票不会大涨，Fab的工程师不会有过高的收入。

虽然一直在亏本，但是由于亏本的原因主要是折旧，所以Fab总能保持正的现金流。而且正很多。所以结论是：Fab赔钱，但绝对不会倒闭。如果你去Fab工作，就不必担心因为工厂倒闭而失业。

下面讲讲 Fab对人才的需求状况。

Fab是一种对各类人才都有需求的东西。无论文理工，基本上都可以再Fab里找到职位。甚至学医的MM都在SMIC找到了厂医的位置。很久以前有一个TSMC工程师的帖子，他说Fab对人才的吸纳是全方位的。（当然坏处也就是很多人才的埋没。）有兴趣的网友可以去找来看看。

一般来讲，文科的毕业生可以申请Fab厂的HR，法务，文秘，财会，进出口，采购，公关之类的职位。但是由于是Support部门这些位置的薪水一般不太好。那也有些厉害的MM选择做客户工程师（CE）的，某些MM居然还能做成制程工程师，真是佩服啊佩服。

理工科的毕业生选择范围比较广：

计算机、信息类的毕业生可以选择作IT，在Fab厂能够学到一流的CIM技术，但是由于不受重视，很多人学了本事就走人先了。

工程类的毕业生做设备(EE)的居多，一般而言，做设备不是长久之计。可以选择做几年设备之后转制程，或者去做厂商（vendor），钱会比较多。当然，也有少数人一直做设备也发展得不错。比较不建议去做厂务。

材料、物理类的毕业生做制程(PE)的比较多，如果遇到老板不错的话，制程倒是可以常做的，挺两年，下面有了小弟小妹就不用常常进Fab了。如果做的不爽，可以转PIE或者TD，或者厂商也可以，这个钱也比较多。

电子类的毕业生选择做制程整合，也就是Integration（PIE）得比较多，这个是在Fab里主导的部门，但如果一开始没有经验的话，容易被PE忽悠。所以如果没有经验就去做PIE的话，一定要跟着一个有经验的PIE，不要管他是不是学历比你低。

所有硕士或者以上的毕业生，尽量申请TD的职位，TD的职位比较少做杂七杂八的事

情。但是在工作中需要发挥主动性，不然会学不到东西，也容易被PIE之类的人骂。

将来有兴趣去做封装、测试的人可以选择去做产品工程师（PDE）。

有兴趣向Design转型的人可以选择去做PIE或者PDE。

喜欢和客户打交道的人可以选择去做客户工程师CE，这个位置要和PIE搞好关系，他们的Support是关键。

有虐待别人倾向，喜欢看着他人无助神情的人可以考虑去做QE。QE的弟兄把

PIE/PE/EE/TD/PDE之类的放挺简直太容易了。：）

下面分部门简单介绍一下 Fab的工种。

Fab中PIE要略微比PE和EE好一些，相对进fab的机会要少。

PIE主要的工作有很多，但总而言之是和产品密切相关的。SMIC上海厂有DRAM和

Logic两种截然不同的产品，相应的PIE职责也有区别。

Memory PIE（基本都在一厂）通常是分段管理，一般是有人负Isolation(FOX/STI)，

有人负责Capacitance，有人负责Transistor，有人负责后段Interconnect。总体分工比较明确，

少数资深的工程师会负责全段的制程。Memory的产品通常种类较少，总量较大，比较少有新的产品。SMIC的Memory有堆栈型和沟槽型两大类，都在一厂有量产。

Logic PIE（两个厂都有）才是真正意义上的Fab PIE，一般来讲Fab要赚钱，Logic的产品一定要起来。Logic PIE通常会分不同的Technology来管理产品，比如0.35umLG/MM/HS；0.18um LG/MM/HS/SR；0.13um LG/SR等等。Logic的产品种类非常多，但每颗的总量一般不会太大，如果能够有1000pcs/月的量，那已经是比较大的客户了。——如果遇到这样的新客户，大家可以去买他的股票，一定可以赚钱。

Logic PIE的主要工作通常有Maintain和NTO两大类，前者针对量产的大量产品的良率提高，缺陷分析等。后者主要是新产品的开发和量产。具体的工作么，拿NTO来讲，有Setup process flow,pirun, fab out report, defect reduction, yield analysis, customer meeting, ……等等。

相比较而言，进fab倒不是最主要的，分析数据和写报告的工作为主。

偷个懒，把原来写的一部分搬过来。通常讲Fab的工作环境比较恶劣，那就是指Module和MFG。因为PIE可以比较少进Fab，所以PIE虽然也会比较忙，但是接触到辐射、化学药品的机会要少很多。

一般本科毕业生如果去MFG的话会做线上的Super，带领Leader和一群小妹干活。除非你从此不想和技术打交道，否则不要去MFG。只有想将来做管理的人或者还会有些兴趣，

因为各个不同区域的MFG都是可以互换的，甚至不同产业的制造管理都是一样的。Fab的MFG Supper在封装、测试厂，在TFT/LCD厂，在所有的生产制造型企业都可以找到相关合适的位置。和人打交道，这是管理的核心，而在MFG，最重要的就是和人打交道。你会和EE吵架，和PE吵架，和PIE吵架，被Q的人闻讯，可以修理TD的弟兄，不过比较会惹不起PC（Production Control）。喜欢吵架的弟兄可能会乐此不疲，因为MFG和别人吵架基本不会吃亏。

在Fab里有三个“第一”：安全第一，客户第一，MFG第一。所以只要和安全以及客户没有关系，MFG就是最大的，基本可以横着走。PIE能够和MFG抗争的唯一优势，也就是他们可以拿客户来压MFG。MFG在奖金等方面说话的声音比较大，一般而言，奖金优先发放给MFG，因为他们最辛苦。MFG的Super需要倒班，做二休二，12小时12小时的轮，在休息的时候还会被拖过来学习、写报告什么的，所以平均下来一周工作的时间至少在50小时以上。

上白班的还好，但是上晚班的生物钟会被弄的比较乱。MFG做常日的Super会

好一些。不建议硕士以及以上学历的弟兄去MFG。

Module的工程师主要分成两大类：制程（工艺）和设备。也就是所谓PE和EE。基本上无论哪个Module都会有这样的两类工程师。

设备工程师主要负责的是机台的状况，他们要保持机台始终处于比较良好的Status，从而提高机台的利用率。TSMC在最忙的时候曾经把机台的利用率提到到了110%以上，这样就需要缩短机台设计的PM时间，缩短机台的Monitor时间，减小Down机的几率。这样设备工程师的压力就很大。设备工程师的On Call通常就是来自于此。如果大家都是混得比较资深的EE，那由于晚上都有设备值班，小问题都能够被处理掉，而大问题也没法处理，可以第二天白天来做。但如果是一群没有足够经验的EE，那么每个人都只能专精几种机台，结果就是遇到不熟悉的机台出问题，就只好Call人了。

EE在Fab中待的时间要比PE长，有很多routine的工作，比如PM。EE的问题相对简单，妈的，机台出问题了我就修呗，修不好我就Call Vendor呗。你制造部不爽那你自己来修。

EE有很多机会接触有毒的气体、辐射和化学药品，也容易遭受侵害。Fab里很多耸人

听闻传说中的主人公都是EE。

记住一条Fab的铁律，任何不明身份的液体都可以默认为是HF溶液，千万不要去胡乱摸。此外特别的区域会有特别的注意事项，各自要注意。

EE主要和PE以及厂务（FAC）的弟兄打交道。不太会直接面对PIE这种Module比较讨厌的人物，也和TD的弟兄没有什么大的过节。由于是机台的使用者，Vendor会常常来和EE搞好关系，如果公司许可，可以有很多的饭局。酒量要锻炼。

EE的工作很累，但并不很复杂，如果加入了一个不错的集体，也可以过的很快活。

硕士以及以上学历的弟兄一般不会有机会加入EE的行列，工科的本科/大专毕业生可以绰绰有余的胜任EE的工作。EE做久了如果没有什么兴趣可以想办法转去做PE，如果想赚钱，做Vendor也不错。

制程工程师，也就是工艺工程师，也就是PE。他们主要负责Fab中各类工艺参数和程式的设定。一个稳定的Fab必然需要大量资深的PE在。PE的工作状况和EE不同，他们将面对多个部门的压力，MFG和PIE是“压迫”PE最多的两伙人。而Q的弟兄也会让PE非常痛苦，时常窜出来搞乱的TD工程师常常会把PE搞得抓狂。然后在PE和EE之间存在大量的灰色地带，这个事情究竟谁做？双方吵架的机会也是大把大把。

PE和Vendor打交道的机会也比较多，无论是机台的Vendor还是Material的Vendor。熟悉之后，跳槽出去做Vendor的PE也不少。通常而言，EE去做Vendor还是修机器，而PE常常会摇身一变成了Sales。许多出去买Material的PE现在富的流油（因为有提成），尤其以卖CMP研磨液的弟兄为最好，卖靶材和光阻的就差了不少。

PE也是需要在Fab里面常常待的，要tuning出好的程式也需要付出很大的代价。以Diff为例子，每个run都要以小时计算，无论是uniformity、Defect、Quality都需要被考量，而且最后还要得到PIE电性数据的Support。

Fab里面出什么问题，MFG无法界定的时候，第一个通知的就是值班PE。

每当一个新的制程在开发的时候，无论是PIE主导还是TD主导，PE都累得像条狗一样，操劳过度，而且还要陪着笑脸向制造部的Leader借机台，一不小心就付出请客喝水的代价。只有少数资深的PE敢于把PIE或者TD骂一顿然后罚他们自己去借机台的。许多PRS数据都需要切片，PE就只好在FA Lab陪伴切片的小妹度过一个个不眠之夜——尤其以ETCH的弟兄最为痛苦，当年的liaoduan他们就切片切的昏天黑地。最后怒了，就拿了把西瓜刀去找PIE进行黑社会谈判，好不容易分了一部分活出去。PE要值夜班，EE值班的时候，如果机台没问题就可以眯段时间，反正半夜也没有老板在。但是机台没有问题不代表Wafer没有问题，实际上Fab中Wafer出的问题千奇百怪，匪夷所思。所以PE的值班手机从来就不会闲下来，在Fab中最忙的值班电话通常是CMP、YE和PHOTO的值班手机。

什么叫做痛苦，当你作为一个PE在Fab里接到YE的报警电话的时候就会有一种生不如死的感觉。完了，今天的值班一定没好日子过了……

PE同样面对Fab中的不良环境，所以要注意身体，在有了小弟小妹之后就尽量少进Fab。

回头再讲讲PIE。表面上看起来，PIE要比PE/EE都快活，他们在Fab里工作的绝对时间要远少于PE和EE。对于PE来讲，PIE简直就是最可恶的人之一，成天忽发奇想，给出奇奇怪怪的各项指令，然后还不停的来骚扰自己，要这样做，要那样做，简直像一大堆苍蝇。而且自己还不能像对待TD一样直截了当的say no。然后还要看我的SPC，帮着Q这些人来Review自己，简直讨厌透了。

所以，半夜货出了问题，不管大小，Call人！把PIE这群鸟人Call起来上个厕所。Module的工程师只是负责一段的制程，而PIE需要对整个制程负责。很自然的，对于一个具体的制程来讲，PIE不可能比PE更为专业。但是PIE的位置决定了他必须要“以己之短，攻敌之长”，和PHOTO讨论Shot Dependance，和ETCH讨论Loading Effect，和CMP讨论Down Force，……结果导致所有的人都认为：妈的，PIE什么都不懂。有一些聪明的PIE就和PHOTO工程师讲DIFF，和DIFF工程师讲ETCH，和ETCH的讲CMP，……结果就是所有的人都对他肃然起敬。

其实，PIE和PE有强烈的依存关系，PIE面对的人更加多，也更加杂，一个好的PIE会保护和自己合作的PE，而一个差劲的PIE会在客户来发飚的时候把PE推出去当替死鬼。

PIE需要PE为自己的实验准备程式，调试机台，提供意见……没有PE的Support，PIE什么也不是。当年SMIC一厂著名的Marvin、Jing和Cathy小姐开发0.15um Utrla Low PowerSRAM的时候，就是由于IMP的失误，导致近一年的开发时间被浪费了。Marvin、Jing和Cathy每次提到这段血泪史无不扼腕叹息——当年付出的努力：无数次的夜班，电性分析，切片FA，Split Run，……通通付诸东流。

PIE唯一还算的上专业的，就是WAT电性，一个好的PIE需要对电性的结果非常敏感。

各位所有想要做，或者正要做PIE的朋友，请记住一条PIE的铁律：“永远不要乱改东西。”只要你记住了这一句话，你就没有白花时间看这段文字。

做Lot Owner是件痛苦的事情，因为这一批货色的成败死活都会和你挂钩，如果是很重要的货，那么晚上被Call几乎是一定的。有时候你还得半夜等货做实验。说起做实验，就会涉及到Run Card，这是让制造部帮助你不按照正常流程来做实验的东东。开的Run Card越多，制造部就会越恨你。当年的Jamin以2年半超过1000张Run Card成为MFG第一“公敌”。其实像PIE每个人的Run Card数目都不少，数百张都是很正常的。

PIE会直接面对客户。合理帮助你的客户，没准下一份轻松写意收入好的工作你可以在他们那里找到，而且还可以回来Review Fab。

做的无聊了，PIE可以转PDE/TD/CE等职位，也可以跳槽去做Foundry Manager，转行做Design的也有，去Vendor那里的机会比较少。

关于 PDE

这是产品工程处的职位。主要的工作是帮助Fab找到Yield Loss的主要方面，帮助Fab提高Yield。写Report是PDE最常做的事情。PDE需要有EFA和PFA的基本功底，要有对电性等各类数据高度的敏感。好的PDE需要在Integration先锻炼过一段时间，熟悉Flow和Fab的环境。

Memory的PDE相对好做，利用电性的方法，可以比较容易的定位到Fail Point，再做FA分析。难点在找到问题之后PIE的Yield Improve，但这个是以PIE为主去做的。

而Logic的PDE比较困难，如果遇到不讲理的PIE，压力就很大。Logic产品Yield上不去，原则上PIE只要一句：Product给点方向。就可以闪人了，痛苦的是PDE。好在绝大

多数PIE会负责到底，但这又带来一个问题。就是PDE会被“架空”或者干脆成为了PIE切片的小弟。

做PDE一定要积极，同时要和PIE保持良好的关系，PDE和PIE只有紧密合作，才能把产品弄好。而且当PDE不得不面对Module工程师的时候，记得找个PIE帮你，在Fab里，他说话比PDE管用。

PDE要面对客户，记住最重要的一点：在没有和PIE确认之前，不要对客户乱说话。

不然害惨PIE也害惨PDE自己。

如果将来不想做PDE了，可以转行做封装测试，转行做Design，或者Foundry manager，或者foundry内部的CE，PIE，TD等都可以。

一只秒表走天下的 IE

工业企划处的IE可以算是Foundry中的一个异类，做好了可以直取管理的精髓，做不好，就被无数的PE/EE甚至MFG看不起。

小时候一定都读过华罗庚老先生的《统筹管理》一文（初中课本有记载），IE做的工作就和这个有关系。

Fab是一个异常复杂的流水线，一片Wafer从下线到产出需要经过数百道流程和近百种机台。生产步骤之间的整合总体分成两大部分：Process方面和生产能力方面。前者由我们应明伟大的PIE负责，而后者就是IE的工作。

比若说，一个产品出来需要经过ABC三个过程，A过程中使用到的机台平均日生产能

力为A1，以此类推。原则上讲A1=B1=C1才是最佳的组合。IE的工作之一就是要使Fab中各类机台的产能达到平衡，估算各类机台的需要程度，并提出组成方案。

这绝对不是一个简单的活。首先，Fab不会只跑几种产品，它的产品一直在改变；其次，机台标称的生产能力不见得和真正的生产能力Match；第三，各类机台的Down机几率不一样，复机所需时间也不一样；最后，出于Fab出货的需要，有些时候需要采用一种特别的跑货方法，比如说月底拉货出线，比如说应客户要求的Super Hot Run等等，这些都会大大的干扰正常的流程。为了获得具体的第一手资料，许多IE就跑到Fab里，看着Wafer的进出，用秒表来掐算时间。这就是所谓的“一只秒表走天下”。

类似的还有MC，他们控制的主要是Fab使用的Material，由于Fab厂跑的货一直在变，一旦MC估测不好——后果很严重，MFG很生气。

还有PC，他们的主要工作是按照Fab的产能状况来排货。

这些岗位都属于工程师编制，他们的主要目的就是让Fab能够合理的近乎满负荷的工

作。

TD =Technology Develop

为Fab的技术开发部门，通常公司中的R&D地位和Fab中的TD类似。之所以叫“技术

发展部”而不叫“研究和开发部”的原因大概是因为Fab搞得Silicon Process如果是研究的话，

没有哪家公司愿意做，一般都是在大学和研究所里面。——一家之言。

对于中芯而言，TD分为两个，LTD和MTD。LTD主要是从事逻辑器件的开发，而MTD

则是开发memory器件。一般来说，TD的工作主要是开发下一代工艺技术。以LTD为例，它包括Module, PIE, Device等部门。Module工程师的工作是develop新的recipe。他们是与Fab的工程师联系最紧密的，因为TD没有自己的设备，所以经常要跑到Fab里去借机台。每次都要看别人的眼色行事。有时候实在很难借到机台，只有告诉自己老板，通过与对方老板之间的协商来解决问题。那么PIE的工作是要通过与本部门不同的Module合作，建立整个process flow。TD的工程师不像Fab的工程师晚上有轮班的。所以，只能尽量在白天完成任务，如果实在不行，比如晚上才能借到机台，那也只能自认倒霉，晚上加班。因为Fab的规矩是宁可人等机子也不能机子等人，否则第二天早上的晨会就要被老板们highlight了。

第一次警告，以后再犯就开始扣钱了。事实上，TD里面最能够学到东西就是Device工程师。

Device里面分Modeling和device engineer。Modeling还细分TCAD以及SPICE model.如果没有TCAD，我们芯片的价格可就不是现在这个价钱。因为TCAD是根据一些基本的物理模型和经验参数开发的一套软件，它可以模拟几乎所有Fab里的工艺步骤，并给出器件模拟性能。如果参数和校准做的好的话，模拟出来的器件性能与事实上工厂里流片的结果相差无几。

正是有了这一套软件，可以节省大量的实验过程，也就是节省大量的wafer，这样开发新的工艺技术，可以节省成本。然而，TCAD工程师一般要求比较深厚的半导体物理器件知识还有一个不可或缺的就是经验。那么deviceengineer就是通过与TCAD，PIE合作，根据TCAD给出的工艺条件，在Fab里面做几个split进行流片，得到实验结果与spec进行比较，如果出现偏差，再进行Modeling，或者直接根据实验结果，再进行实验微调，来会几回，就可以on target了，这当中还包括reliability的测试。所有这些完成后，就可以将标准wafer交给SPICE Modeling工程师，去建数据库，这样客户就可以通过数据库拿到标准单元的数据，去设计它们的芯片，最后拿到Fab流片，生产。

在ASMC，他的TD实际上就是SMIC的Integration，事实上，SMIC的Integration也可以Cover到一部分TD的工作。QE主要是在Fab里找茬的。由于Fab是一条非常复杂的流水线，除了PIE之外，必须有一个独立的部门对品质负责。这个部门就是Q。Q的主要工作就是杜绝Fab中一切不符合rule和OI的事件，如果还没有法则，那Q就需要和PIE/PE来制定出合理的法则。

由于经常会给PE/PIE制造困扰，所以QE常常会让人感觉很讨厌，但是他们又惹不起QE。所以，PIE/PE对待QE都是以忽悠为主，此牙咧嘴为辅。

一个好的QE并不好做，在熟练掌握QE本身的技能之外，还需要对process有一定的了解——至少不能被很容易的忽悠，而且还要掌握一定的灵活尺度，不能把别人都害死。

做好QE的一个要诀就是原则性和灵活性并重。建议QE工程师至少要有一到两个比较铁杆的PIE弟兄，这样别人要忽悠你就不太容易了。

TSMC 工程师眼里的晶圆代工厂工作

台积电之所以成为今天伟大的公司，成功关键就在于人，两年前，台积电为了10纳米这非赢不可的一役，而从24小时不间断生产，再升级提升为24小时不间断研发，因而祭出了夜鹰计划……

一位在台积电工作十多年的研发小主管，先前带领一个小团队做先进製程。他认为，台积电胜出的关键，不在于「夜鹰计画」，而是文化。以下即为他的自述：

台积电之所以快要追上英特尔，主要在于我们的文化。台积电两年前为了研发10纳米製程，开始广招「夜鹰」，也就是连R&D（研发部门）都要三班制的意思。

这也是台积电的强项，台积电的竞争力是靠这种很强大的人力和时间的投资拼出来的，现在是把强项再放大，就是用比人家多做1.5倍、2倍的时间来追赶。

以前每个员工尤其是R&D，超时工作情况很严重，几年前，董事长喊出一周工时50小时的目标，而R&D的工作形态很难达到目标，所以夜鹰计画的其中一个目的，是希望让R&D的工时合理化和制度化，但主要还是为了要让R&D的部分工作能延续得更顺畅。例如一个人今天已经工作十几小时，很累了，但实验就是还没跑完，怎麽办？所以希望将部分工作交接给大夜班，透过接力来完成工作。

但坦白说，R&D的工作就是很难交接，运作了一年多，有改善，还是很难解决R&D加班情况，因为研发有不同思路、不同逻辑，会设计不同实验，接力的人怎麽知道你白天怎麽做这些实验？在想什麽？是有帮助，但帮助很有限。

而且晚上又没有其他团队能沟通，所以夜鹰都尽量以守成、维持现状为主，研发实验的设计、和製程人员开会沟通等，都只能在白天进行，白天的R&D还是重点。

我前阵子遇到一个在英特尔上班的美国人，看著台积电的生意愈来愈好，他就问我，「你觉得台积电和我们最大的差别是什麽？」我开玩笑说，「你们睡觉睡太多了。」这当然是玩笑话，台积电的成功有很多因素，但主要还是文化。

一样在高压的产业，英特尔是在相对放鬆的环境中做高压的工作；但在台湾的台积电，是在很高压的环境做高压的工作，不太可能像英特尔，工程师可以拿著电脑在咖啡厅或在户外工作。现在好一点的是设计了远端监控的系统，可以在家用笔电工作。

但是台积电的工作环境设计得相当封闭，转的速度又很快，所以感觉压力又更大。压力主要又来自公司阶层太多，有时如果是部门经理去和副总开会，副总看完报告认为要补一个资料，部门经理会想，可能还缺什麽才导致资料不足，往下交代经理，经理再交代副理……到后来一名小小工程师就临时要准备好多数字，一句话明天要交，这是很大的压力来源。

所以夜鹰的工作，有很多也是白天会议开完后交办的工作。

我在台积电待了十多年，不久前离开，现在从外面看，会觉得整个台积电做的事真的很有价值；但过去在台积电裡，虽然觉得台积电是非常好的公司，製造和执行力很好，但只感觉都是人力堆出来的。

许多年轻人进来没多久，感觉不太到做事的价值，却要做这麽长工时，花这麽多精力。因为公司人太多了，每个人的工作都被细分到只做一个螺丝钉的某一个部分，真正看到价值的，也许要到副总或某个职位以上，即使是program（计画）的头，也只知道自己的program，如果是对业界新闻有兴趣去关注涉猎的人，可能有点感觉自己在做有价值的事，但大部分人连睡觉都没时间了，哪有空想这麽多。员工有时会觉得自己只是在做一个很卖劳力的工作。

台积电是以董事长为中心，所有人向著这个中心，很少太政治性的问题，也就比较少团队间的互斗，我想这也是梁孟松（台积电研发处前资深处长，后因跳槽三星电子，而被台积电控告侵权）会离开的原因。我曾在他底下进行一个计画，就我了解，他的personality（个性）很强，喜欢从竞争中脱颖而出。但竞争的下场就是一个人脱颖而出后，另外的人就会退出。台积电不喜欢用这麽强烈的方式竞争，也许是亚洲人的关系，希望大家一起合作成长。

还有，台积电人对一件事深入了解的程度，绝对比竞争者都强。例如你给老板一杯水，他问你颜色为什麽黄黄的，你回答也许沾到茶叶，有人问到这裡就结束了；但台积电的主管一定会一直问，哪裡来的茶叶？为什麽会沾到？在什麽流程沾到的？我们怎麽改善等，我们很习惯用这样的模式研究一个问题。

这就是文化，你的老板会这样review（複审）你，你就会这样review底下的人，当然对供应商也是，供应商恨死我们了。我很多同学在台积电的供应商企业裡，都觉得台积电的要求很严格，有一点在压榨供应商。

但只要台积电这样的文化一直在，就有机会一直领先。