台积电明年量产5nm，2021年量产5nm+

来源：本文来自「 工商时报 」，谢谢。

晶圆代工龙头台积电制程推进再下一城，除5纳米已顺利试产并计划明年量产外，量产一年后将再推出效能及功耗表现更好的5+纳米，直接拉大与竞争对手的技术差距。

台积电上半年遇到半导体生产链库存调整，导致第一季营运表现不尽理想，但第二季以来7纳米投片量明显回升，等于为下半年营收大幅成长打好基础。

由于竞争同业无法在7纳米制程上提供足够产能及更好的良率，台积电几乎拿下7纳米市场全部晶圆代工订单，而且今年还预计会有超过100款新芯片完成设计定案（tape-out）。

台积电7+纳米第二季进入量产，并为华为海思生产研发代号为Pheonix的新款Kirin 985手机芯片。由于EUV是未来先进制程微影技术主流，台积电现阶段EUV设备光源输出功率280W，预计年底将提升至300W，明年再升至350W。光源输出功率提升也带动设备稼动时间比率（uptime），由去年的70％提高至今年的85％，明年应可达到90％水平。

虽然7纳米制程仍依循摩尔定律推进，但台积电已发现芯片尺寸上出现两极化发展，应用于行动装置的7纳米芯片尺寸缩小至100平方公厘以下，而高效能运算（HPC）的7纳米芯片尺寸却大于300平方公厘。台积电也开始针对大尺寸芯片追踪芯片缺陷密度，这有助于加快走完5纳米及更先进制程学习曲线。

台积电日前宣布将推出6纳米制程，主要采用与7纳米兼容的设计规则及硅智财模型，但会比7+纳米多一层EUV光罩，芯片密度则会提升18％。6纳米推出的时间较晚，明年第一季才开始进入风险试产，而且是在明年5纳米量产之后才进入量产，主要是让还不想进入5纳米技术的客户，可以提供低风险的设计微缩，并让7纳米芯片采用者有一个降低成本的选项。

台积电针对5纳米打造的Fab 18第一期已完成装置并顺利试产，预期明年第二季拉高产能并进入量产。与7纳米制程相较，5纳米芯片密度增加80％，在同一运算效能下可降低15％功耗，在同一功耗下可提升30％运算效能。

台积电在5纳米导入极低临界电压（ELVT）晶体管设计，在ELVT运算下仍可提升25％运算效能。台积电也将在5纳米量产后一年推出5+纳米，与5纳米制程相较在同一功耗下可再提升7％运算效能，或在同一运算效能下可再降低15％功耗。5+纳米将在2020年第一季开始试产，2021年进入量产。

台积电的棋高一着

半导体制程持续微缩，但客户也愈来愈少，业界甚至开玩笑的说，7纳米的客户只剩下7家，5纳米的客户大概只剩下5家。不过，先进制程投资金额愈来愈高，光是买一套极紫外光（EUV）曝光机系统就超过1亿欧元。在此一情况下，未来能提供7纳米及5纳米晶圆代工的业者，只剩下台积电及三星晶圆代工等两家业者，台积电只要在先进制程领先同业，几乎等于通吃所有订单。

台积电在去年量产7纳米后，支援EUV微影技术的7+纳米已在第二季进入量产。台积电利用7纳米的生态系统再推出6纳米制程，5纳米第二季进入试产并会在明年进入量产，但台积电的6纳米量产时间却是在5纳米量产之后，如此的安排当然有其工程及业务策略上的考量，就是要提供客户效能更好、成本更低的先进制程方案，让客户订单一直留在台积电手中。

台积电推出6纳米另一个考虑，就是让客户新芯片可以在延用7纳米的电子设计自动化（EDA）工具及独立第三方硅智财（IP）的情况下，能以最短的前置时间快速进入市场，不必花费等待支援该先进制程的EDA工具或IP推出的额外时间。同样的策略逻辑，也能解释台积电为何会在明年5纳米量产后，再推出优化版的5+纳米。

台积电在先进制程建立了更完整的制程组合，自然可以筑起更高的进入门槛，让其它晶圆代工厂无法在短期间内追上台积电脚步，过去所谓tsmc-like的模式已打破。对台积电来说，7纳米及7+纳米之后，5纳米及5+纳米、6纳米等制程产能进入市场，到手的订单基本上已不太可能被对手抢走。

虽说会采用先进制程的客户愈来愈少，但包括5G、人工智能及高效能运算（AI/HPC）、先进驾驶辅助系统（ADAS）及自驾车等芯片，还是会持续采用先进制程投片量产，台积电可望以其领先的制程通吃所有订单。