台积电将迈进5nm时代，遥遥领先同行

来源：内容由公众号 半导体行业观察（ID：icbank）综合整理，谢谢。

根据市场消息，台积电预定在明年第1季进行5奈米制程风险性试产，将是全球第一家导入5奈米制程试产的晶圆代工厂，而依据台积电的时程，将有望在明年底或2020年初进行量产，再度领先全球。

在之前，业界普遍认为，7nm已经是极限，再小会导致电子偏移，发热严重，效率变低，性能会适得其反。不过台积电对5nm进展感到非常满意，自信能够按照计划量产。根据台积电的规划，其 5nm(CLN5)将继续使用荷兰ASML Twinscan NXE: 3400 EUV光刻机系统，扩大EUV的使用范围，相比于第一代7nm晶体管密度可猛增80％(相比第二代则是增加50％。而为了追求这个先进工艺，台积电投入巨资，让所有竞争对手都望尘莫及。

路透社报道，台积电在7纳米战局持续扩大领先差距，且于5纳米投资额高达250亿美元，再次堆高资本与技术壁垒。光晶圆厂方面，就是一笔巨大的投入。

在今年一月初，台积电宣布在台湾南部科学工业园区(STSP)开工建设新的5nm工厂。据透露，5nm工厂是南科12寸超大型晶圆厂Fab 14的延伸，预计将兴建第8期至第10期等共3个厂区，5nm合计月产能可望上看9～10万片。而整个工厂占地也将超过40公顷，由于建厂及设备成本愈来愈高，消息表示，台积电5nm 3个厂区的总投资金额将创下新高纪录，设备业者推估应达新台币2,000亿元，而新工艺的快速演进将大大巩固台积电一号代工厂的地位。

至于竞争对手方面，全球先进制程发展到这个阶段，能继续参与下一阶段的只剩下资本雄厚的三星电子(Samsung Electronics)及英特尔(Intel)，但因为台积电保证绝对不与客户竞争、不做品牌的承诺，这就成为其代工版图持续扩大的关键所在，而技术的领先则是其根本。我们先看一下这两年声势浩大的三星。

在今年五月于美国举办的三星工艺论坛SFF 2018 USA之上，三星宣布将连续进军5nm、4nm、3nm工艺，直逼物理极限！按照三星的规划，三星7nm EUV的栅极间距是54nm，鳍片间距是27nm，前者是Intel 10nm的水平。而其5nm LPE工艺在7nm LPP制程的基础上继续创新改进，可进一步缩小芯片核心面积，带来超低功耗；紧接着的4nm LPE/LPP则是他们最后一次应用高度成熟和行业验证的FinFET立体电晶体管技术，结合此前5nm LPE制程的成熟技术，芯片面积更小，性能更高，可以快速达到高良率量产，也方便客户升级。

在7nm还没放量的时候，这两家晶圆代工大厂已经开始瞄准了3nm，作为下一个角逐的战场。而国内的SMIC还在14nm上攻克。

毫无疑问，未来的晶圆竞争会是巨头的游戏，资金投入和技术投入是惊人的，对于国内晶圆厂来说，想追上这些行业领导者，还有很长的一段路要走。

今天是《半导体行业观察》为您分享的第1657期内容，欢迎关注。