[原创] 扇出型封装大战在即

本文由半导体行业观察翻译自semiengineering，谢谢。

一些封测厂正在开发下一波高端智能手机的高密度扇出封装，但也许在低密度的扇出战场上，正酝酿着一场更大的战争。

尽管一些新的、有竞争力的技术正开始在市场上涌现，安靠、日月光、星科金朋等公司却仍在销售传统的低密度扇出封装。低密度扇出，有时也称为标准密度扇出，是整个扇出市场的两大主要类别之一，另一种则是高密度扇出。

一般来说，扇出技术提供了小的产品尺寸，它比其他封装类型有更多的输入/输出，但是它并不是唯一的封装选项。根据日月光的定义，针对移动、物联网及其相关应用，低（或标准）密度的扇出被定义为不到500个输入/输出、以及超过8微米的线宽和间距的封装，而线宽和间距指的是金线或金属轨迹的宽度，以及封装产品中轨迹之间的间距。

同样根据日月光的定义，针对中高端应用，高密度的扇出有超过500个输入/输出和不到8微米的线宽/间距。台积电的InFo（集成扇出封装）技术是最引人注目的高密度扇出的例子，它被采用到苹果最新的iphone中。其他的封测厂也在竞相追逐高密度的扇出市场。

低密度的市场也在升温。 “ 苹果使用的InFO是高密度的主导产品，但也有很多标准密度(在市场中)，有很多器件可以进入这一领域， ” TechSearch International 的总裁Jan Vardaman说。

Vardaman说，标准密度扇出的驱动因素包括音频解码、电源管理芯片、雷达模块和射频。高通公司是该领域最大的客户。 “ 现在不止是高通， ” 他说。 “ 我们看到，除了高通以外，其他公司也在这个领域开始逐步上量。 ”

市场可能会在其他方面发生变化。在最近的统计中，有些供应商正在出货或准备出货至少6个或更多不同的低密度扇出技术类型。 “ 这取决于你如何计算他们， ” Yole Développement 的分析师Jérôme Azemar说， “ 从长期来看，这些众多的封装类型没有太多的生长空间，很可能其中一些会消失，或者只是变得越来越相似，尽管他们的名字不同。 ”

图1 提供扇出晶圆级封装的公司 来源: TechSearch International

从长远来看，哪些扇出的技术将会胜出，取决于成本、可靠性和客户的采用，因此芯片制造商需要密切关注这一业务。以下是一些主要的活动：

• 最初的扇出技术——嵌入式晶圆级球状阵列(eWLB)，在被卖了很长一段时间后，它的供应量有所增加。

• 日月光和Deca正准备推出一款新的低密度扇出生产线，这一技术似乎与eWLB竞争。

• 中国的封测厂正在向扇出技术大踏步迈进。

• 一些封装厂正在努力开发面板级扇出(panel-level fan-out)，一种低密度的技术可以降低扇出的成本。

根据Yole的数据，总的来说，总的扇出市场预计将从2014年的2.44亿美元增长到2021年的25亿美元。根据Yole的数据，低密度的扇出市场预计将从2017年的3.5亿美元增长到2022年的9.5亿美元。 “ 这些数字可能会减少，这取决于有多少玩家会切换到扇出。 ” 目前来说，扇出会对高通这样的公司有一定的依赖。(这也取决于)面板级扇出会有多快进入市场，并提供更低的成本， ” Azemar说。

什么是扇出？

扇出是一个相对的新来者。几十年来，IC封装都是一个固定的工艺流程。 “ 在传统的封装中，成品的晶圆被切割成单个的芯片，然后被键合和封装， ” Lam Research 的高级封装副总裁Choon Lee解释说。

封测代工厂一直延续着这种封装方法，但在21世纪初，一种称为晶圆级封装(WLP)的技术横空出世，使得传统封装发生了巨大的变化。Lee在一篇博文中说:“WLP，顾名思义，就是在晶圆上进行封装。因为WLP的边缘没有外部覆盖，因此封装的芯片尺寸很小(与芯片本身差不多大小)，这是我们对诸如智能手机等对尺寸敏感的设备的重要考虑。其他的优势包括简化的制造和在切割之前测试芯片功能的能力。 ”

图2: 传统 vs. WLP封装流程 来源: Lam Research

WLP有两种主要的类型 ——芯片级封装(CSP)和扇出。CSP有时被称为扇入。 “ 封装类型主要是由最终的应用驱动的， ” KLA-Tencor的市场营销高级总监Pieter Vandewalle说。 “ 扇入/扇出WLP主要是由移动应用驱动的，它需要高性能、节能减薄和小尺寸的封装。 ”

扇入和扇出略有不同。其中一个区别是这两个封装类型如何合并重分配层(RDLs)。RDLs是铜金属连接线，或是将一个部分和另一个部分电导通的轨迹。RDLs是用线宽和间距来测量的，它指的是金属轨迹的宽度和间距。如上所述，低密度的扇出大于8微米的线宽/间距。

在扇入中，RDL轨迹被路由到内部。因此，扇入的输入/输出有限，大约在200个输入/输出和0.6毫米的厚度。

但是在扇出中，RDL轨迹可以被路由到内部和外部，可以使用更多的输入/输出来支持更薄的封装。 “ 在扇出中，你扩展了封装中的可用区域， ” 日月光的工程高级总监John Hunt说。

图3: Fan-In到Fan-out 封装 来源: 日月光

在高密度的扇出中，苹果独领风骚。从传统意义上说，智能手机在处理器上使用PoP（package-on-package）技术。在PoP中，内存产品位于顶部，而处理器位于底部。

由于这项技术成熟且价格低廉，许多智能手机OEM厂商都坚持使用PoP。但是，PoP在大约0.8毫米厚度上已经无法再施展。因此，苹果最新款iphone处理器从PoP转到扇出。苹果最新的处理器是基于10nm制程的，该芯片在台积电使用InFO技术封装，使其能够更小更薄。

在另一个例子中，客户可以将不同的元器件，例如数字、模拟和射频，集成到同一个扇出封装中。数字芯片可以是基于一个先进的技术，而模拟和射频使用的是成熟的技术。

具有先进和成熟流程的芯片可以被区分，然后在同一个产品中相互连接。Hunt说：“扇出可以让你组合多个芯片于同一个电导通的封装中，这可以是同类型的芯片，也可以是不同类型的。我们不仅可以将多个芯片放入一个产品中，还可以将MEMS、过滤器、晶体和被动组件放入其中。 ”

扇出并不是将多个芯片合并到产品中的唯一方法。客户有多种选择，包括2.5/3D、扇出、系统级封装(SiP)和键合(wire bond)连接技术。

根据TechSearch的数据，如今75%到80%的集成电路都采用了一种更古老的连通方式，即所谓的键合(wire bond)。为此，一个称作键合机的系统，使用细微的金属导线将一个芯片与另一个芯片或基板像缝纫机一样缝合起来，形成导通。

在高端层面，封测厂提供了2.5 d/3d封装，一种使用穿硅通道(TSVs)的芯片堆叠技术。与此同时，SiP结合了一系列的多个芯片和被动器件，以创建一个独立的功能。

最好的多芯片封装技术是什么?这取决于应用。 “ 不管是扇出还是SiP，都取决于应用、带宽需求和可用的资源。这两种封装形式相比键合类封装都有重大的性能改进，TEL的子公司TEL NEXX的战略业务开发总监Cristina Chu说， “ 入市时机是SiP在复杂的FPGA器件上的主要优势，在某些情况下，这些SiP甚至可以在同一个封装中组合来自不同进程节点的组件。 ”

传统对比新的扇出

在 2000 年代中期，飞思卡尔和英飞凌分别推出了业界的首批扇出封装类型。

2006年，飞思卡尔引入了一种称为重分配的芯片封装(RCP)的扇出技术。然后，在2010年，飞思卡尔授权Nepes使用RCP。Nepes在韩国建立了一个300毫米的线来制造RCP技术。 “ Nepe正在为雷达和物联网模块生产， ” TechSearch的Vardaman说。（2015年，NXP收购了飞思卡尔。）

最初，英飞凌的eWLB技术是为手机中的基带芯片设计的。Vardaman说，英飞凌仍然有一个200毫米的eWLB生产线，用于雷达模块。

2007年，英飞凌公司还将eWLB的技术授权给了日月光，一年后，它与STATS ChipPAC达成了类似的协议。后来，英飞凌公司将旗下的eWLB授权给了Nanium，Nanium现在被安靠收购。这些许可协议赋予了这些封测厂制造eWLB的权利。

最初， eWLB 是一种单芯片封装，但该技术逐步采用了带有被动组件的更复杂的多芯片配置。

图4: eWLB 产品组合 来源: 星科金朋

“一般来说，2D eWLB器件是中低密度应用的典型。2.5 D和3D eWLB器件适用于高端或高性能的应用，这些应用需要超过500或1000个输入/输出。然而，在一些情况下，由于应用的要求，3D eWLB SiP的输入/输出不到500个， ” 中国最大的封测代工厂，江阴长电集团的集团技术战略总监Seung Wook Yoon解释说。2015年，该公司收购了新加坡的星科金朋。

2D eWLB从2009年就开始发货。Yoon说:“我们确实有一些2.5 D和3D eWLB产品，这些产品已经被我们的客户所接受，但它们还没有达到大量生产的水平。 ”

这种封装类型是用一个先上芯/面朝下的流程来制造的。先上芯/面朝下是三种不同扇出类型的其中之一。另外两种方法包括先上芯/面朝上和后上芯，有时称为先RDL。

在先上芯/面朝下流程中，芯片先在晶圆厂的晶圆上进行处理，然后，芯片被切割，使用 pick-and-place 系统，芯片被放置在一个基于环氧树脂塑封料(EMC)的新晶圆上，这被称为重组晶圆。

重组的晶圆可以用200毫米或300毫米的圆型来加工，封装过程本身是在这个晶圆上进行的。然后，芯片被切割，形成一个扇出的芯片。

先上芯已经量产了大约十年，而后上芯，使用不同的流程，还没有被广泛采用。

图5: Chip first vs. chip last. 来源: TechSearch International

重组晶圆会遇到一些挑战，容易在制程中产生翘曲(warpage)。当芯片被嵌入到一个重建的晶圆里时，它们会在制程中移动，造成多余的影响，称作芯片偏移，这会影响良率。

封装厂已经克服了许多这些挑战，或许更大的问题发生在2016年和2017年，当时两家主要的eWLB封装供应商——星科金朋和Nanium——由于高通的需求而被销售一空。

这进而促使客户寻找其他类型的封装，从而导致了 eWLB 市场的暂停。

作为回应，星科金朋和日月光已经扩展了他们的eWLB产能。然后，在2017年，安靠收购了Nanium，此举为专注于扇出的 Nanium 提供了一些支持。

现在，eWLB有三家有足够产能的供应商，这一举措将会推动市场的发展。 “ 在中低密度的应用中，对扇出晶圆级封装的需求持续增长。Yoon说:“我们在移动、5G或车载应用中都有扇出的客户，这需要不到500个输入/输出。有很多扇出新兴市场的份额，比如5G设备、MEMS、指纹传感器和车载应用，比如先进的驾驶员辅助系统(ADAS)。 ”

不过，预计在2018年，eWLB将会获得一些新的竞争。为eWLB提供服务的日月光，和Deca一起，也一直在致力于另一种低密度的扇出技术。Deca是 Cypress Semiconductor 的子公司，是这项技术的最初开发者，被称为 “ M ” 系列。

此外，日月光正在与台湾封测厂矽品(SPIL)合并。SPIL也在开发一种名为TPI-FO的扇出技术。

紧接着，在2018年上半年，日月光计划将 “ M ” 系列扇出技术投入量产，与eWLB不同的是， “ M ” 系列是一种先上芯、面朝上的技术。

图6: M-Series vs. eWLB 来源: 日月光

“ M ” 系列解决了传统扇出的一些问题。“你必须使用高精度的倒装芯片来放置芯片，这是一个相对低产能的制程，每小时大约8000颗芯片， ” 日月光的Hunt说 , “但其中一个主要问题是芯片偏移，当你在塑封后放置芯片时，它并不在你原先放置的地方，它会移动。 ”

为了解决这个问题，Deca开发了一种称为自适应图形的技术。首先，使用高速表面贴装系统将芯片放置在晶圆上，每小时可放置3万至3.5万颗芯片。但是，每个芯片的位置都不像传统的系统那么精确，为了弥补精确度问题，Deca的技术测量了晶圆上每一个芯片的实际位置。

“然后，我们重新计算RDL的图形，以调整每一片晶圆上的每一颗芯片偏移，重新计算大约需要28秒，当晶圆收到成像系统信号时，图形已经重新计算了， ” Hunt说。

然后，这些数据被输入到一个成像系统中。在eWLB，传统的光刻系统在芯片上绘图，相比之下，Deca的技术使用了一种专用的激光直接成像系统，激光直接成像就像是直写式光刻，它直接在没有掩膜的情况下在芯片上绘图。

Deca 的技术是激光直接成像系统将整个 RDL 图形与测量的芯片排列一致，这可以解决芯片偏移的问题。

竞争对手正在密切关注这项技术。江阴长电的Yoon说:“Deca的 “ M ” 系列的解决方案有它自己的独特优势，但还没有在大量生产中得到证实。 ”

来到中国

与此同时，在扇出上，也有一些来自中国的新来者。例如，长电先进(JCAP)开了了一种晶圆级封装技术。JCAP是江阴长电(JCET)的一部分。此外，JCET还收购了星科金朋。

天水华天，另一个中国的大型封测厂，开发了几种封装类型，其中就包括扇出。 “ 长电先进已经正在量产中，华天很可能接近量产。 “ 中国的版本与最初的eWLB制程并不相同， ” TechSearch的Vardaman说。

天水华天的扇出技术被称为 “ eSiFO”。在eSiFO中，晶圆被蚀刻，形成了一个间隙，芯片被 pick-and-place 系统放入这个间隙，然后被封起来。

图7: eSiFO工艺开发 来源: 天水华天

“它使用的是一种硅载体，不需要环氧塑封料(EMC)。它的主要吸引力是因为应力和翘曲被大大减少，我们的硅晶片和嵌入在干法蚀刻沟槽内的芯片之间的热膨胀系数(CTE)不匹配被降低到最小，而且这个制程也更简单， ” 美国华天科技集团的销售和营销副总裁Allan Calamoneri说， “ 目前，应用的密度更低，封装尺寸更小以及最近的多芯片配置。我们有一些美国客户正在考核验证，但目前的产量只是对中国的客户出货。 ”

接下来是什么?今天的扇出封装涉及到了一个200毫米或300毫米晶圆上进行芯片的封装。在研发方面，一些公司正在研发一种面板级扇出(panel-level fan-out)，它涉及到在一个大的方形面板上进行芯片封装。这个想法是在每个单位面积上加工更多的芯片，理论上，这可以降低20%的成本。

图8: 300毫米晶圆上的芯片数量和面板级晶片上芯片数量的对比

来源: 星科金朋

日月光-Deca、Nepes、三星和其他公司都在开发面板级扇出。目标在2018年和2019年，面板级扇出封装将会使更便宜、更低密度的产品成为可能。

但是，面板级封装是一项很难掌握的技术，而且在该领域也没有标准可言。Yole的Azemar说:“选择的主要因素总是成本。面板的进入可能会打破目前的平衡。 ”

那么，从长远来看，哪些低密度的扇出技术将会占据上风呢?一些公司将会继续侵蚀市场，其他公司可能会腾飞，或将成为领导产品。不过，尽管市场上出现了大量新应用，但目前尚不确定是否所有人都会这场大战上获得丰厚的战果。

原文链接： https://semiengineering.com/fan-out-wars-begin/

今天是《半导体行业观察》为您分享的第1499期内容，欢迎关注。

关注微信公众号 半导体行业观察 ，后台回复关键词获取更多内容

回复 科普 ，看更多半导体行业科普类的文章

回复 比特币 ，看更多与比特币、挖矿机相关的文章

回复 晶圆 ，看晶圆制造相关文章

回复 紫光 ，看更多与紫光公司相关的文章

回复 ISSCC ，看《从ISSCC论文看半导体行业的走势》

回复 京东方 ，看更多与京东方公司相关的文章

回复 存储 ，看更多与存储技术相关的文章

回复 A股 ，看更多与上市公司相关的文章

回复 展会 ，看《2017最新半导体展会会议日历》

回复 投稿 ，看《如何成为“半导体行业观察”的一员 》

回复 搜索 ，还能轻松找到其他你感兴趣的文章！