日月光与Cadence共同开发系统级封装EDA解决方案

以高密度封装处理同质与异质芯片的集成，强化芯片效率和无源设计优化

现今的智能科技环境下，创新者不断地设计能够整合更多功能、提供更高与更快性能、以及更低功耗的装置 ─ 并将所有的元器件都封装在日益狭小的有限空间中。 从智能手机和可穿戴设备的全球扩张，以及人工智能、自驾车与物联网(IoT)的快速进展来看，随着科技已经成为人类日常生活中不可或缺的一部分，也使IC封装在电子产业中扮演着前所未有的重要角色。这些进展为日月光带来了庞大的商机，可将其SiP技术的运用范畴从封装级扩大到模块级、电路板级、以及系统级的整合。

过去IC封装工程师使用标准的EDA设计工具，再结合无须严格定义的设计规则，便能为其封装元器件进行布局设计。 但是，这种方法在设计当今先进的多die封装时将面临诸多限制。 为了提供更全面的方法来设计、验证SiP和先进的扇出型封装，日月光与Cadence密切合作，使用功能增强的Cadence® IC封装和验证工具，为日月光先进的IC封装技术量身打造出包含设计套件、设计方法以及简化与自动化的参考设计流程。 在一个高引脚数die的典型应用案例中，与现有的手动操作工具相比，封装工程师使用SiP-id™以及相应的参考设计流程、方法，可将时间从6小时缩短到仅需17分钟。

日月光集团研发中心副总经理洪志斌表示： “身为系统级封装技术的领导厂商，日月光致力于建构完整的SiP生态系统，包括EDA供应商在内的整个供应链上的合作伙伴，来强化我们的设计与制造服务。SiP-id™是日月光与Cadence成功合作的重要典范，通过双方共享技术与经验，能够实现最佳的设计成果。最终，我们的目标是为客户提供一套高效的EDA工具，使用日月光先进的封装和系统级技术来设计更复杂的芯片，并加快产品上市时间。”

Cadence公司资深副总裁兼定制化IC与PCB事业部总经理Tom Beckley表示： “越来越多的客户在寻求多die先进封装技术来解决下一代设计挑战。先进封装技术可延续摩尔定律，是我们系统设计实现策略（SDE）的重要环节，所以与日月光合作实现其SiP愿景，是我们的最佳选择。 我们预期，通过提供SiP设计优化的方法，此合作关系的成果将能为Cadence与日月光的共同客户带来显著的效益。”

日月光即日起可提供SiP-id™设计套件。欲了解更多信息，请访问http://www.aseglobal.com/en/Technology/AdvancedTechnology.asp。

SiP-id™ Design Flow

SiP-id™ stands for System-in-Package – Intelligent Design. The solution consists of an enhanced reference flow that includes IC packaging and verification tools from Cadence, and a new methodology that aggregates the requirements of wafer-, package- and system-level design into a unified and automated flow. By deploying the SiP-id™ methodology, chip designers can reduce design iterations and greatly improve throughput as compared to existing advanced packaging EDA tools. The end result is a vast reduction in the time needed to design and verify ultra-complex SiP packages.

It is our intention to offer all ASE customers a set of efficient tools where designers can freely experiment with designs which can go beyond the current packaging limits. This set of design tools are available to eligible customers immediately. However, some of the proprietary libraries and design rules will be subject to an agreement with ASE. It is our belief that IoT, AI, VR, AR, EV and all future applications will demand more SiPs and modules. This is an ongoing effort by ASE, not only to develop fanout (such as Fan-Out Chip on Substrate, FOCoS), panel fanout, embedded substrates, 2.5D, but also to making design tools more user friendly, up-to-date and efficient.

What is required to start a package design with SiP-id™, DRC deck is required for Fan-Out design and 3D DRC deck, for SiP design. The customer can engage our inhouse engineering to begin the process.

关于楷登电子 Cadence

Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。了解更多，请访问公司网站 www.cadence.com。

关于日月光集团

日月光集团为全球半导体制造服务领导公司。身为全球领导厂商，我们不断提供高速、微型化与高效能的芯片，以符合半导体产业需求成长。集团也持续发展和提供客户广泛完整的技术及解决方案，包括芯片测试程序开发、前段工程测试、晶圆针测、晶圆凸块、基板设计与制造、晶圆级封装、覆晶封装、系统级芯片封装至成品测试之服务以及集团中的环电公司，提供完善的电子制造服务整体解决方案。查询详细信息，请至www.aseglobal.com或关注日月光Twitter专页@asegroup_global。