Fan-out 或TSV？先进封装选哪个！

2017-12-15 11:19:39 来源: 官方微信

点击

来源：本文由瞿炼均翻译自semiengineering ，作者JEFF DORSCH，谢谢。

两年前，在讨论2.5D和3D芯片封装的国际微电子与封装协会(IMAPS)年度大会上，整场演讲的话题都被扇出型晶圆级封装（fan-out wafer-level packaging）给霸屏了，当时几乎人没有谈及硅通孔(TSV)——这个曾经对2.5D和3D芯片封装举足轻重的封装类别。

时间快进到本月在美国加州伯林盖姆举行的关于多元整合和封装的3D架构的大会，然而，扇出型晶圆级封装依旧是会上的主角，硅通孔也有在一些演讲中被提到。随着先进封装技术已经开始逐渐成熟，封装形式也正在开始走向各自的细分，在那些具有许多不同种类的元器件、要求更快速地推向市场的应用上，这是扇出的优势，而那些要求非常快速的应用上，基于硅通孔的解决方案则独树一帜。

图1: 硅通孔晶圆发展路线图2013-2021. 来源: Yole Développement

当被发现苹果在它的A9处理器上使用扇出晶圆级封装后，该封装才真正开始于2015年实际量产，该处理器正是用于当年的iPhone。苹果采用台积电的整合扇出封装技术。

扇出晶圆级封装为移动电子所偏爱，但是基于硅通孔的2.5D和3D封装则在诸如网络、云服务芯片和正在增长的人工智能及虚拟/增强现实的设计方面找到它的市场定位。也有一些其它被行业开发和探索的封装类别，但是目前用于先进芯片大量生产的还是这两种技术。

图: 扇出营收. 来源: Yole Développement

为了规避基于硅通孔的硅中介层(Silicon interposer)的高成本，在这两个封装形式之间，也努力催生了一些折中的封装形式。英特尔标榜他们的嵌入式多芯片互联桥接（Embedded Multi-Die Interconnect Bridge ，EMIB)，因为它成本更低，而且相对中介层能更快的替换。三星也有它至今未命名的桥接形式，这种桥接可以通过重分布层(redistribution layer)连接到芯片。据一些行业信息来源，其它一些公司也在开发桥接技术。

图 3: 英特尔的嵌入式多芯片互联桥接（EMIB）. 来源: 英特尔

封装的新驱动

WLP Concepts的顾问Jim Walker说，除了这些封装的先进性之外，在多芯片方案，车联网，智能城市和智能家庭方面也产生了一些新的驱动。

“许多半导体会进入到这些系统——激光雷达，雷达系统，通讯，当有这些诸多的元器件时，无论是交通信号灯或是其它，包括动力系统充电，”他在3D ASIP上说，“安全将会是无人驾驶的重中之重。”

他也指出，智能城市和智能家庭技术也是会有明显增长的区域。

“智能城市包含智能设施，智能家庭，市民响应，紧急响应，整个的交通系统，绿色规划和绿色生活。街道照明已经是先行的一大典范。大量的半导体会使用到所有的这些应用中。各种各样的半导体的使用正变得更为普遍，特别是今年，因为所有这些新应用都正在开始推广自己，这就是为什么你会看到20%的增长，”Walker说，“智能家庭——恒温装置，灯光，电动汽车充电，充电桩，诸多的娱乐设施——我们已经让他变成现实。家庭健康护理和远程监控——而不是去外出就医，许多健康护理公司会谈及安装远程的监控和最起码的初步诊断，这些动作在家就可以完成，然后根据谈话或是和医生的交流，或是根据家里就有的远程监控系统，或是血压，或是心跳，能够和医生互动，然后你再决定需不需要去见医生，做一次亲自检查。”

在这增长的背后，然而，是对更快和更灵活的晶圆制造工艺的需求，这就是从先进封装的市场细分中带动兴趣的因素。

“开发一种新产品，新晶圆，以及晶圆验证和线路验证，从开始设计到真正拿到晶圆开始大规模量产，通常需要12到18个月的周期时间，”Walker说，“我们知道，大概每三到六个月会出新款的手机，如果花费12到18个月时间来真正得到新的芯片，这并不真正能使它兼容，当它发布时，其实这个芯片已经是过去就开发出来了。我们通过封装和线路板级封装工艺也需要一种更适合的系统整合工艺，就像多元整合（heterogeneous integration）在过去一两年已成为流行词汇。当然我们想要它是最可能低的成本。我们通过硅来整合？我们真的会继续每18到24个月的摩尔定律变化，简化工艺节点和其它等等？设计成本正在增加，10纳米和7纳米的硅成本更高，对于每个芯片的实际的硅的成本正在增加，此外，更高的测试成本和良率也是一个因素，所以我们需要更灵活的晶圆制造来满足上市时间，以及更定制化的工艺。”

系统级封装(System-in-package)技术可以加速新芯片设计和制造，同时提供比系统单芯片（system-on-a-chip）技术更低的成本，他提到，芯片制造，封装和线路板级封装之间的分界线正在快速的产品介绍中变得模糊。

苹果Apple Watch就是晶圆厂和封装厂如何领先地在相当紧凑的尺寸的产品中集成将近100颗元器件的例子，Walker说，日月光(ASE)和台积电(TSMC)深度参与了实现苹果想要的可穿戴小玩意儿。

在超过三天的3D ASIP诸多会议上，他们谈论了诸多芯片封装的议题，例如微凸起（microbumps），高密度互联焊（high-density interconnect bonding），先进材料，基板堆叠和薄晶圆操作，特殊应用的知识产权，国防高级研究计划局的芯片计划，以及图像传感器。

扇出

扇出的性能也正在改进，星科金鹏（STATS ChipPAC）的产品和技术市场部总监Vinayak Pandey，引举了这种封装形式的主要驱动为多芯片，尤其是5G无线通讯，毫米波雷达技术以及光电领域。

“5G会发生什么？能源损耗，能源效率需要优化，而且整合需要被控制，” Pandey说，“在前端，这变得更为复杂，在移动端，尺寸和成本是当今两大考量，因为我们会朝着更高的频率前进，我们会看到电性能的改进。”

Pandey注意到，当频率爬升到60千兆赫，77千兆赫以及更高的水平，减少封装基板的表面粗糙度变成一个因素。“这里显然有一个性能加强，除了尺寸改善至外，尤其是在高频率和毫米波的嵌入式晶圆球状阵列封装（embedded wafer-level ball grid array packaging），他说。

在过去几年，已经出现了很多扇出的实验，扇出开创了许多不同的类别，比如先上芯（chip first）和后上芯（chip last），封装涵盖了从晶圆级到面板级(panel-level)的所有形式。

“扇出对于不同的封装技术而言，意味着许多不同的事物，”安靠(Amkor)的研发副总裁Ron Huemoeller说，“如果你看一下如今行业内发生了什么，扇出在许多层面上都有出现，让我们谈一下重分布层，因为那本质上就是扇出。它是为通讯，为不同的元器件和对话的重分布层的输入/输出，在线路板级，基板级，封测厂级，都会有扇出的身影，然后是晶圆厂级，其对于更厚的以及有机技术则限制在1微米以下。所以这是第一步，这就是重分布层，然后在哪一层做重新分布通讯的技术。”

第二个因素涉及到在哪一步完成封装。“先做重分布层，然后再封装，” Huemoeller说，“大部分封装都是发生在基板级，或者是单颗产品级，坦率地讲，在封装世界里，实际还没有像单颗产品的封装，实际上它是基板级，晶圆级，或者逐渐到面板级，这些都是如今不同的封装方法，而且这关联每种封装技术的成本，这场战斗已经持续了很长一段时间，尤其是晶圆级的封装。所以无论你知不知道，过去五到六年，封装技术来来回回都绕不开晶圆级和倒装芯片级封装（flip-chip CSP）。”

这些变换都是由成本驱动的。“性能一样，半斤八两，”他说，“这对我们的客户来说变成了一个经济问题——谁能为他们提供最佳的成本而来回切换。我们已经看到在过去四到五年，电源管理芯片在晶圆级扇出和倒装芯片来回切换，这种切换会继续下去。如果你想知道决定使用哪种封装，实质上就是你需要哪种重分布层，然后就是封装的经济型——这可以给最终的封装产品提供最低的成本。

结论

封装形式的选择持续在增长，但是先进封装的世界正开始分成两大主要驱动-成本不是主要动机的性能市场，和成本如果不是主要考量，但绝对是优先考量的之一的、注重上市时机的多元化的市场。

无论是两个世界的崛起，也无论他们会不会继续分裂成更多的分支，这些仍需拭目以待。人们会继续努力去改善扇出的性能，人们也同样会致力于去减少硅通孔技术、例如硅中介层的成本。先进封装才刚刚开始要留下它的足印，它未来几年也许会看起来非常不一样，当新的方案被开发和调教来处理巨量增长的来自于诸多传感器，尤其是流媒体的数据，同时要提供必要的速度来处理下一代的应用，例如人工智能，超级计算，工业，物联网和5G。

原文链接：https://semiengineering.com/fan-outs-vs-tsvs/

今天是《半导体行业观察》为您分享的第1487期内容，欢迎关注。