延续摩尔定律，得依赖这八大技术

2017-09-21 11:08:09 来源: 半导体行业观察

点击

传统晶体管的特征尺寸依照摩尔定律持续减小，与之相应的是晶体管的性能和集成度稳步提升，并不断推动着微电子行业发展。然而，传统的硅晶体管随着技术节点的迭代缩减，特别是尺寸突破到10nm以下时，晶体管性能会变得很不稳定。

为了解决晶体管在微缩过程中遇到的问题，英特尔提出了未来晶体管几种可能的发展方向：

纳米线晶体管——下一代高性能晶体管

在信息科技领域，摩尔定律揭示的是信息科技发展的速度，许多年来，伴随着硅晶体管的缩小，计算速度也不断地增加。

但近几年，作为计算机硬件的基本元器件，晶体管的尺寸已经达到了极限。不过纳米线晶体管被认为是未来技术的一种选择。

据IEEE报道，来自IMEC的Hans Mertens研究小组，使用8纳米宽的密集型纳米线堆栈在传统硅表面上成功制作了环栅式晶体管，未来经过技术改进有可能投入量产。该团队使用硅锗混合材料在硅表面增设多个分层；随后在此基础上制作了包含多个替代层的“鱼鳍”，有些类似于具有多种沉积岩结构的岩石柱。在该步骤之后，团队移除硅锗，在每一鳍中只保留下两根硅纳米线。

为了成功制造晶体管，团队在每一根纳米线的四周添加了绝缘材料和金属栅极，从而形成栅极结构。对于处于垂直状态的两根纳米线，纳米线两端和源极和漏极区域相互连接，成为同一晶体管的共同组成部分。将纳米线进行堆叠处理能够增加特定面积的电流流量，也就可以提高通过晶体管特定面积的电流。

纳米线晶体管的独特之处在于其纳米线的形成。

一般来说为了形成水平纳米线，首先需要在硅衬底上交替外延或者淀积几种材料，比如在硅衬底上从底层到上层形成硅衬底-ABAB*******AB的结构，其中A为牺牲层，B为纳米线材料。一种可能的推测是，纳米线是在Dummy Poly GateRemoval后，暴露出Fin时，增加额外的工艺步骤来制作纳米线。由于Fin包括ABABAB层，那么选择一种合适的刻蚀工艺去除A，而保留B。那么B材料就形成了悬空的类似长方体的纳米线，两端悬挂在Source/Drain上。然后对纳米线的形状进行一定的加工，使得其截面变成圆形。变成圆形对后续的Gate Dielectric生长和器件可靠性有好处。接着进行Gate Dielectric和Gate Metal生长。

IMEC使用了SiGe做A层，Si做B层，并使用了一种称为Atomic Layer Etch（ALE）的先进刻蚀工艺。从之前的截图可以看到，IMEC将纳米线做成近似圆形。这里IMEC可能使用了非常独特的方法，可能是氧化，或者用了湿法刻蚀，或者是前面的ALE工艺能直接达到这种效果。需要在如此小尺度上做这么多工作，这一步工艺非常困难。不过仍然可以发现，纳米线截面积有一定波动。其他工艺难点，例如源漏接触等，后段工艺则是纳米线和Fin工艺都需面对的挑战。

纳米线对于Fin的一个直观优势是其栅极对沟道的静电控制能力又有所增加。这有什么好处呢？那么为了保持同样电流密度的源漏关断电流，纳米线晶体管的阈值电压可以做到更低，其饱和电流密度变大。反过来说，同样大的饱和电流密度，纳米线晶体管的漏电流密度可以做到更低。但是其中有一个需要注意的地方，如果纳米线的间隔做的过大，那么纳米线的数量可能会受限制，其单管的开启电流可能达不到令人满意的程度。

另一个独特的地方是在纳米线中，硅衬底上有一个寄生沟道。IMEC采用额外的衬底注入提高寄生沟道的阈值电压来消除漏电。这个漏电通道也存在于FinFET中的Fin底部，有非常多方法来消除该漏电。还有一个很有趣的地方是，纳米线晶体管在结构上是一种三端器件，没有Bulk，而且沟道全耗尽，那么衬偏效应也就不复存在。

IMEC发布的纳米线工艺非常让人激动。但是如果真的要投入实用，器件的可靠性、灵活性、多样性都还需要经过考验。相信IMEC会在随后发布更多关于纳米线特性的细节报道，半导体行业观察将和您一同关注。

硅基Ⅲ-Ⅴ族纳米线晶体管

依照摩尔定律集成电路晶体管的数目成倍增加，高密度的晶体管在工作时会产生大量功耗，散发的热量严重影响了芯片的性能。而具有高电子迁移率的Ⅲ-Ⅴ族半导体材料可以有效降低功耗。

研究表明，比较好的半导体替代品包括锗和III-V族材料，之所以称为III-V族，是因为它是由III族元素（如镓）和V族元素（如砷）形成的化合物。这些元素的电子迁移率更高，所制造出的晶体管在与硅管输送相同的电量时，所需的电压更低，更加省电。

具体来说，Ⅲ-Ⅴ族材料具有优秀的光电性能，尤其在载流子迁移率方面与硅相比，具有得天独厚的优势。

预计到2020年，硅晶圆代工厂将会从硅器件转向锗和Ⅲ-Ⅴ族器件。实现这一转变绝非易事，但是研究人员在电介质层、接触电阻、峰值电流、材料质量等方面不断努力寻求突破。

Intel所采用的从平面晶体管到立体结构的转型给非平面器件指明了发展方向，即要求形成非原始态的界面。

3D堆叠

多芯片厂商都担心将来继续缩减制程尺寸时，所花费的成本将难以承受，甚至不久的将来可能会被迫停止芯片制程缩减方面的研发。

因此很多厂商都考虑，除了向二维方向缩减制程尺寸之外，业界也在积极考虑向三维TSV芯片堆叠方向发展的方案。多年以来，芯片制造商一直在谈论基于TSV的3D芯片堆叠技术，不过除了在CMOS图像传感器领域有推出过采用类似技术的产品之外，这项技术还远远没有进入主流范畴，导致这种现象的原因则是研发成本高，缺乏标准等因素。

但是，尽管最近几年以TSV穿硅互联为代表的3D芯片技术在各媒体上的出镜率极高，但许多人都怀疑这种技术到底有没有可能付诸实用，而且这项技术的实际发展速度也相对缓慢，目前很大程度上仍停留在“纸上谈兵”的阶段。不过，许多芯片制造商仍在竭力推进基于TSV的3D芯片技术的发展并为其投入研发资金，这些厂商包括IBM,Intel，三星，东芝等等，3D芯片技术的优势在于可以在不需要改变现有产品制程的基础上增加产品的集成度，从而提高单位芯片面积内的晶体管数量。

另外，以Hynix，三星等为首的组织则在积极推广可将TSV 3D堆叠技术带入主流应用领域的另外一项计划，即Wide I/O内存接口技术，这项技术面向手机，平板电脑等相关产品。

密集内存

2015年，作为自NAND闪存以来的首项新型非易失性，规模化存储技术，3D XPoint由开发伙伴英特尔和美光首次发布，当时称其速度和耐久性都是NAND闪存的1000倍，引起巨大轰动。

虽然英特尔和美光都没有详细说明3D XPoint是什么，但它们表示，3D XPoint不是基于电子的存储。就像闪存和DRAM一样，它不使用晶体管。双方还表示，它也不是电阻式RAM（ReRAM）或忆阻器——被认为是NAND未来可能的竞争对手的两种新兴非易失性存储技术。

这个（由存储专家支持的）排除法得出的结论是，3D XPoint是一种相变存储器，因为美光先前开发了这项技术并且它的特性与3D XPoint非常类似。

英特尔首款3D XPoint SSD（P4800X）可以在16甚至更少的队列深度执行高达读取IOPS为550000，写入IOPS为500000。虽然英特尔的顶级NAND闪存SSD能够实现400000IOPS甚至更高的性能，但它们只能在更深的队列深度上才能实现。

像DRAM一样，3D XPoint可以按字节寻址，这意味着每个存储单元都有一个独特的位置。与块级NAND不同，在应用程序搜索数据时没有开销。

今年，英特尔开始利用新技术发布其首款产品——英特尔发布基于3D Xpoint存储介质,面向PC端的英特尔傲腾(Optane)内存模块,首批16GB和32GB将从4月24日起上市,英特尔建议售价为44美元和77美元。面向数据中心的375GB容量英特尔Optane SSD——DC P4800X（1520美元）硬盘，国内阿里和腾讯已经抢先预购。DC P4800X采用PCIe NVMe 3.0 x4（四通道）接口。

目前，美光预计2017年下半年首次销售QuantX产品，2018年是“更大的一年”，2019年将是“突破性”的收入年。

密集互联

对于精尖制程技术来说，微缩互联和微缩晶体管一样重要。新的材料和图案成形技术正在探索中，以支持高密度互联。

EUV图案成型

图案成型控制系统，以帮助芯片制造商实现多重曝光技术和EUV光刻所需的严格工艺宽容度。

多年以后，EUV已经成为下一代光刻技术中的佼佼者，其他的竞争技术，如自组装技术、电子束直写和纳米打印技术都现实不见了。

所谓曝光是指将刻有设计图案的金属面罩板进行光照，透过它的光向涂抹感光液的晶片转写形成电路图案的一系列过程。这与冲洗胶卷照片的过程十分相似。光的波长越短，所刻成的电路图案越细微。EUV的光波长为13.5纳米（nm），比ArF液浸装备（193nm）短。

对于7纳米和5纳米设计节点，芯片制造商找到产品上叠对误差，线宽尺寸不均匀和易失效点(hotspots)的明确起因变得越来越困难。

除了曝光机的校正之外，芯片制造商也在了解所有的光罩和芯片工艺步骤变化是如何影响图案成型的。通过自由提取全制造厂范围的量测和监测数据，IC工程师可以快速地确定并在发生工艺问题的地方直接控制。

神经元计算

神经元通常是指模仿人类大脑的计算方式。芝加哥西北大学的费尔迪南多·莫沙-伊万迪正在研究如何利用七鳃鳗的大脑细胞控制机器人。

在去年九月份，Intel硅谷计算机视觉领域的初创公司Movidius，借此进入VR设备、无人驾驶等等新兴人工智能市场。

今年，Intel才借Movidius名义推出第二代Neural Compute Stick神经元计算棒，在运行深度计算时可以提供高达100GFLOPS性能。

其实第二代Neural Compute Stick神经元计算棒最核心的就是Myrid 2芯片（MA2455），这是一种专门用于视觉计算的芯片，内部集成了12个FPGA核心、1个图像信号处理器以及硬件加速器，Movidius现在将其装配成一个完整的模块，配合上1GB的LPDDR3内存，外加蓝色铝制外壳，使用USB 3.0 Type-A型接口，只要插入电脑中，就可以在特定的神经网络训练中获得运行加速。

此外，在机器学习中，深度学习网络的基本构建块是人工神经元。

在机器学习中，所有神经元都有相同的初始状态，就像白纸一样，它们会随着训练拥有各自的特定功能。在训练中，神经网络「看到」了大量数据，每个神经元都会成为识别数据中特定模式的专用结构。在最底层，神经元执行简单的任务。例如在图像识别应用中，底层神经元或许用于识别亮/暗，或是物体的边缘。来自这些神经元的输出会被传递到网络中下一层的神经元那里，经受其他模式的识别和处理。仅有几层的神经网络即可识别面部、猫狗、交通指示牌和校车等概念。

自旋电子学

自旋电子学 (Spintronics)，也称磁电子学。它利用电子的自旋和磁矩，使固体器件中除电荷输运外，还加入电子的自旋和磁矩。是一门新兴的学科和技术。应用于自旋电子学的材料，需要具有较高的电子极化率，以及较长的电子自旋弛豫时间。许多新材料，例如磁性半导体、半金属等，近年来被广泛的研究，以求能有符合自旋电子元件应用所需要的性质。

电子自旋器件具有存储密度高、响应速度快等优点。一经应用，计算设备的运行效率、速度和存储容量都将得到极大提升，能量消耗也会随之降低，可以延长设备电池的使用寿命。另外，电子自旋材料并不激发磁场，因此不会对其他器件产生干扰，处理的数据也很难被监视。

2016年12月20日，日本东北大学研究人员首次成功演示了基于自旋电子学的人工智能技术的基本运行。

人工智能技术，可模拟大脑信息处理的功能，能够快速执行图像识别、天气预报等错综复杂的任务，它吸引了越来越多的关注，而且部分已投入实用。

目前采用的人工智能技术都是以半导体集成电路为基础的传统框架，然而这缺少了人脑的致密性和低功耗特征，为克服这一挑战，由单个固态器件实现突触作用具有广阔发展前景。

日本东北大学由英朗大野教授、佐藤茂雄教授、堀尾義彦教授、深见俊介副教授、秋间九男副教授组成的研究团队，利用最新开发的由微尺度磁性材料构成的自旋电子器件开发了一种人工神经网络。研究所采用的自旋电子器件与传统电磁器件不同，它能够以模拟方式实现记忆仲裁价值在0和1之间的变化，因此可以执行人脑中由突触完成的学习功能。

利用开发的网络，研究人员测试了一次传统电脑不易实现的联想记忆操作。通过多次实验，研究人员证实了自旋电子器件具有一种学习能力，利用此能力所开发的人工神经网络能够像人类大脑一样，成功利用输入的嘈杂样本建立联想记忆模型。

责任编辑：星野

摩尔定律