Intel公布10nm制程参数:晶体管密度为友商2倍
2017-09-19
10:58:11
来源: IT之家
点击
9月19日消息 Intel在今天在北京举办的尖端制造大会上正式公布了10nm制程以及全球首次展示了10nm的晶圆。而在接下来的技术大会上,Intel介绍了自家的10nm工艺制程,同时和友商也就是台积电以及三星的10nm工艺制程进行对比。
Intel高级院士,制程架构总监Mark T.Bohr放出了Intel的10nm工艺制程与友商三星以及台积电的对比。可以看到Intel的10nm工艺制程在鳍片间距以及栅极间距均低于三星和天几点,而最小金属间距更是大幅领先于友商,从而在最终的逻辑晶体管密度参数上面,Intel的10nm工艺制程能够达到每平方毫米1亿晶体管,而台积电为4800万,三星为5160万,也就是说Intel的10nm工艺制程晶体管密度是台积电的2倍还多。
![](/uploadfile/2017/0919/20170919105903105.png)
Intel高级院士,制程架构总监Mark T.Bohr放出了Intel的10nm工艺制程与友商三星以及台积电的对比。可以看到Intel的10nm工艺制程在鳍片间距以及栅极间距均低于三星和天几点,而最小金属间距更是大幅领先于友商,从而在最终的逻辑晶体管密度参数上面,Intel的10nm工艺制程能够达到每平方毫米1亿晶体管,而台积电为4800万,三星为5160万,也就是说Intel的10nm工艺制程晶体管密度是台积电的2倍还多。
Intel同时称未来还会有10nm+以及10nm++工艺。
责任编辑:星野
-
- 半导体行业观察
-
- 摩尔芯闻
最新新闻
热门文章 本日 七天 本月
- 1 英特尔与腾讯持续深化合作,为智算未来注入新动力
- 2 国产滤波器路在何方?新声半导体引领国产替代“最优解”探索
- 3 TI推出超小型DLP显示控制器,带领投影显示技术迈入全新时代
- 4 瑞萨支持的这场电子竞赛,出结果了