国产EDA面临挑战？合见工软：新战略！新产品！

在市场新动态和产业发展的共同推动下，EDA产业在过去几年进入了快速增长期，尤其是在中国市场。
 
据相关统计数据显示，受惠于本土比较有规模的芯片设计公司成长很快（年复合增长率超过28%），中国EDA市场年复合增长率高达14.7%，超过了全球EDA市场的增长速度（年复合增长率10.9%）。
 
但在合见工软的CTO贺培鑫先生看来，与市场增长的同时，EDA在国内还是面临一些挑战。
 
“第一个挑战就是技术壁垒高、投入很大；第二个挑战是比较难找到世界级的领军人物和技术人才；第三个挑战是国内的EDA公司现在做的多半是单点工具（point-tool），很少能够做出全流程的工具链，而且国内的公司大部分都缺乏并购和建设产业上下游生态建构的经验。”贺培鑫接着说。
 
于2021年3月开始投入运营的合见工软，正是为了解决EDA行业的这些挑战而来的。
 
平台发展，双轮驱动
 
合见工软联席总裁徐昀女士表示，在合见工软创立之前，公司初创团队在讨论策略和战略的时候，首先考虑的是要如何应对当前国产EDA面临的巨大挑战。
 
“国内有很多点工具的EDA初创公司，每家点工具的公司除了要具备核心的研发能力以外，还需要有很多平台性的东西，比如融资能力、产业资源或者说产业链生态的支持，加上公司运营治理、人事财务等模块，如果每家公司都这样做的话，负担确实会比较大。另外，研发的部分也有很多基础性的事务，比如版本管理、项目管理等等，这也是一个体系。”徐昀解析说。
 
她进一步指出，从国产数字大芯片的设计需求来讲，也是需要解决各个点工具自己去串联的弊端。此外，整个生态的支持以及IP和在验证方面、实现方面、系统级、芯机联动都非常重要，每一家做大的数字芯片设计的公司都有这些方面的需求。这就意味着如果供应商是分开的话，对客户来讲会是一个非常大的负担。因为客户要在各个供应商之间自己去做连接，把自己的需求切分开，找不同的供应商来对接。
 
 

有见及此，在起步前期，合见工软就以打造全流程的工具链为目标，并以“平台”的思路运营。而基于对团队实力的了解和对行业的见解，公司也把产品聚焦于数字芯片领域，主要解决数字大芯片设计对EDA、对生态的需求。和国际EDA巨头一样，拥有丰富行业经验的合见团队除了自研以外，也在大力推进并购，加速公司的发展。
 
据徐昀介绍，在过去两年半的发展中，合见工软已经完成了三个收购，当就中包括专注于验证硬件的硬件基础华桑，能为合见工软PCB和系统级产品提供重要支撑的云枢和在IP领域拥有非常好基础的北京诺芮。除此以外，合见工软还战略投资了上海阿卡思微和上海孤波科技两家公司，以组合更完整的IC验证产品和测试产品工具链。公司控股了一家专注在项目管理工业软件的公司——北京新享软件公司，其拓展了合见工软在系统级工业软件的覆盖范围。
 
徐昀直言，合见工软在过去里发展比较快。这一方面受惠于公司的“平台”化布局。另一方面，公司的“双轮驱动”企业发展策略和整体思路的构建，也是合见工软能取得今天成绩的另一个重要支柱。而所谓的“双轮驱动”，就涵盖了“人才”和“商业落地”。
 
首先看“人才”方面。据了解，在看到国内很缺少国际顶级的专家团队这个事实之后，合见工软找了很多经验丰富的人才加入，并以联席总裁郭立阜和CTO贺培鑫为核心进行团队搭建，同时利用人才的虹吸效应，吸引了更多人才加入。
 
至于“商业落地”方面，则得益于公司的运营团队来自国际巨头，有着多年服务国内客户的经验。值得一提的是，合见工软的董事长潘建岳先生在Synopsys中国区总裁和亚太区总裁职位上拥有二十多年的的经验。徐昀女士也担当Cadence中国总裁和东南亚总裁职位长达八年之久。
 
正是因为拥有这样的配置，合见工软在过去两年多的发展中犹如坐上了高速列车。
 
多维演进，五款新品
 
据贺培鑫透露，在过去的两年中，合见工软不管是在员工人数上、产品个数上，还是办公室和研发机构的数量上，都取得了巨大的进步，其成长幅度也高达5倍甚至15倍。在产品线方面，合见工软的产品也从原来仅有一个数字功能仿真器 UniVista Simulator（UVS)成长到现在拥有数字验证、实现、IP好几条产品线。
 
在这个推进背后，隐藏了合见工软一个被称为“新国产EDA多维演进”的战略。而要了解这个战略，则要从当前的的系统设计流程说起。
 
贺培鑫表示，当前无论是AI、超算或者是汽车、5G的电子系统，从一开始的时候都要先做一个系统的设计，所以从抽象的层面上来讲系统设计是最高层，在其中包括的不仅仅是芯片，还包括了整机系统和软件。在做完系统设计以后，可能还要选择一些IP（可能是Arm或者是RISC-V这样的处理器（processor）IP，也可能是PCIe或者DDR这样的接口IP），之后再去做数字实现（implementation），把RTL code（RTL code一般使用高阶的程序编程语言来设计，比如SystemVerilog）实现成为网表（net list），再实现成为GDS2，就可以送到台积电或者其他晶圆代工厂去做成芯片的格式。
 
“在这个过程中，我们需要确定这个实现出来的芯片是否可以正确工作。因为现在芯片越来越复杂，设计有错误的芯片就不会工作，生产有错误芯片也没有办法工作，所以我们要不停地做验证。事实上现在芯片设计的过程中，验证所花的时间和费用可能会超过实现还有IP。”贺培鑫说。
 
接下来要根据系统的不同决定采用不同的芯粒（chiplet），要用什么样的封装还有PCB。这些方案的选择，对于整个系统来说和芯片设计师来说，都是非常重要的。
 
针对这众多的需求，合见工软的应对策略就是提供完整的多维工具，以便能够彻底地帮助国内的芯片设计公司还有系统设计公司解决受限的问题，做到联合优化而且保证工具的结果是可以收敛的，尤其是在性能和能效上面。
 
基于这个策略，合见工软于近日推出了五款产品，覆盖到了系统、IP、实现、验证和芯粒/封装/PCB这五个维度。
 

 
面向“系统”需求，合见工软推出了商用级虚拟原型设计与仿真工具套件UniVista V-Builder/vSpace，包括系统级原型设计工具V-Builder和虚拟原型仿真环境vSpace。该套件平台作为合见工软芯片到系统（Silicon to System）全场景验证解决方案的重要组合之一，可以帮助用户在芯片与整机系统设计过程中更早的开始进行软件开发、架构探索与软件功能调试，实现软硬件协同设计与验证，提高开发效率，缩短产品上市时间。
 
据介绍，作为一款拥有自主知识产权的商用级虚拟原型设计仿真平台，UniVista V-Builder/vSpace支持分钟级快速原型创建与平台编译，典型系统运行性能达10-100MIPS，支持第三方调试器扩展，支持命令行界面、故障注入及自动化回归测试，支持仿真与软件Profiling等用户友好功能，可以更好地解决日益增长的系统复杂度与更短的产品上市时间之间的矛盾，让软件开发和测试变得更快更容易，还可提升嵌入式软件的交付质量，大幅缩短芯片开发项目的时间。该套件平台可应用于汽车电子、人工智能、高性能计算、通信与网络等大规模芯片与复杂电子系统等多个市场。



在IP方面，合见工软推出了首款自主知识产权的全国产PCIe Gen5完整解决方案——UniVista PCIe Gen5 IP，支持多应用、多模式，拥有优秀的商用级高带宽、高可靠、低延迟、低功耗特性，可更好地解决芯片设计中对IO带宽的挑战。
 
合见工软表示，UniVista PCIe Gen5 IP解决方案包括合见工软自主自研的PCIe Gen5 Controller 与合作方的32G Serdes，具有最高支持512G带宽的卓越性能，支持多种配置，向下还能支持PCIe Gen1至Gen4的特性，可帮助芯片设计人员实现高带宽片间传输需求，可选AXI接口和TL FIFO接口，单通道controller + PHY的功耗小于350mw，提供了可靠、高速、低功耗的高性能解决方案。可广泛应用在高性能计算HPC、人工智能AI、存储Storage、PCIe Switch/Retimer等多类芯片设计中，该IP现已成功应用在客户芯片中。
 

 
来到“实现”方面，合见工软则带来了拥有自主知识产权的商用级、高效测试向量自动生成工具UniVista Tespert ATPG。
 
作为一款创新自研的多线程并行引擎，相比传统单线程引擎，合见的这款新产品可以利用48线程实现高达29倍的提速，同时配合高效的测试向量生成算法，提高了最终测试向量的有效性和高故障覆盖率。同时，UniVista Tespert ATPG 支持基于时序逻辑的硬件压缩，相比于传统的组合逻辑的压缩结构，具备更高压缩比，可以帮助测试工程师解决越来越严峻的芯片“大”规模“少”管脚带来的挑战，大幅的降低测试时间和成本。
 
此外，UniVista Tespert ATPG还集成了自主研发的库单元提取工具，能够自动从Liberty文件中抽取并优化ATPG库单元，从而有效的降低ATPG模型规模，提高后续测试向量生成的效率并减少内存的消耗。UniVista Tespert ATPG同时拥有超过200多项设计规则检查，帮助工程师在项目早期发现设计或者配置的问题，增强后续ATPG流程的高可靠性，减少项目迭代次数，帮助客户缩短项目开发周期。
 

 
全新商用级、高性能、全场景验证硬件系统UniVista Unified Verification Hardware System（简称“UVHS”）则是合见工软针对“验证”需求推出的一款领先产品。更是一款创新的高性能、大容量全场景验证专用硬件加速平台，集成了自主研发的全流程时序驱动的智能编译软件UVHS Compiler，可以在单一验证EDA系统中以不同运行模式，来应对复杂多样的SoC软硬件验证任务所带来的全场景要求。
 
合见工软表示，UVHS以全国产自研的硬件系统设计与核心EDA工具链，成功实现了单一系统可以根据验证任务的不同，在不同性能要求、接口方案的使用模式和应用场景之间进行灵活切换以及设计数据与环境的平滑移植，轻松解决了其他已有方案里切换模式的跨度大、难度高、效率低、时间久的难题。
 
同时，UVHS级联系统支持多用户、多主机。例如在同一系统内，可以多用户同时混合使用原型验证模式与硬件仿真模式，且性能具备与全单一模式一样高效的优势，由此实现更高效、灵活的软硬件协同仿真，助力大规模ASIC/SoC验证项目的快速收敛。
 
目前，该产品已在多家客户的主流大芯片项目中成功完成单一设计超过60亿门设计规模的实际商业化部署，并实现成功流片迭代。以更好地解决大规模数字芯片功能验证流程中所面对的仿真性能、设计启动效率和复杂多任务场景的挑战。
 

 
面对越来越复杂的电子系统给研发过程带来的各类型管理问题，合见工软也推出了全新一代UniVista EDMPro电子系统研发管理平台。
 
据介绍，新一代自主自研的UniVista EDMPro工具套件在用户界面、操作响应、执行效率、主流EDA工具的协同等方面都进行了较大提升；其中，新版本EDMPro ERC电子设计自动化检查系统采用全新的技术，具备了规则的自定义、多线程检查的能力，从而提升了规则执行效率，创新性的EDA工具协同方式支持多场景、多设计高效切换；新版本EDMPro ERC电子设计自动化检查系统与EDMPro ERS 电子设计评审系统能够无缝对接，支持自动提问，检查结果闭环管理，有效提升了设计质量，提高了工作效率。
 

 
贺培鑫表示，之前，合见工软就已经宣布并销售了包括UVS/UVD（数字仿真器/调试器）、UVAPS（原型验证系统）和UVI（先进封装互连检查工具）在内的三款工具。加上这五个新工具，足以证实合见工软在这五个维度上都已取得了很大的进步，有了很好的覆盖，合见工软也正在一步一步地根据多维演进战略来发展。
 
“合见工软离完美肯定还是有差距，但我们现场正在朝着一个正确的方向前进，我们的业务进展也非常快。虽然我们是一个很新的公司，但从收入、客户积累、行业口碑这些方面来看，合见还是收获了认可的，我们团队也很有信心把这个事情做好，我们也正好处在很好的一个机会点。”徐昀最后强调。