英飞凌：顶部散热封装技术是功率半导体发展的必经之路

过去很长时间以来，无论是从数字半导体、模拟半导体还是功率半导体层面而言，摩尔定律一直推动着半导体的发展步伐。但是，摩尔定律优势正在减弱，而计算和连接需求却不断激增，如同数字半导体逼近工艺微缩极限，需要依靠先进封装技术来实现芯片性能的提升一样，功率半导体现在也需要依靠封装来突破其物理极限。
 
功率半导体的一大衡量指标是导通电阻值是不是够低，以往功率半导体也是通过不断采用更小的芯片尺寸，来达到更低的导通阻抗。但是现在以硅基功率半导体为例，高压超结硅功率器件的FOM值基本已经达到了物理极限，在此情况下要想继续降低导通阻抗或者是实现更高的能效，封装技术是继续把硅的功率发挥到极致的必经之路。不仅是硅基半导体，现在大热的宽禁带半导体SiC/GaN也需要仰仗新的封装技术。
 
英飞凌是功率半导体领域的重磅玩家，在功率半导体封装领域英飞凌是锐意进取的，也一直在领导着新封装技术的诞生。近日，英飞凌开创的适用于高压MOSFET的QDPAK 和 DDPAK 顶部散热 (TSC) 封装技术已成功注册为JEDEC标准，这一技术将成为高压工业和汽车应用过渡至下一代平台中顶部散热设计的重要推手。
 
顶部散热封装技术的诞生契机
 
十年前，在功率半导体行业，千瓦及以上的大功率应用基本上是插件封装技术为主导，譬如TO247和TO220封装，这些插件封装技术能使工程师最大限度地利用外加的散热片，非常高效地将芯片内部产生的热量散出芯片之外。但后来随着下游厂商更加倾向于要把整个设备的功率密度做得越来越小，或者说在同样的机架尺寸或者同样的安装尺寸里面，要传递的功率耗散越来越大，这两大发展需求都在迫使功率器件不仅要用更少的独立散热片，同时还需要把更多的热量均匀地散布到整个设备以外。因此，插件封装技术越来越不能满足需求。除此之外，插件封装技术还存在一些固有的挑战，比如人工成本，以及无法实现功率的最大化等。此外，由于插片封装技术主要是利用锁螺丝的工艺来进行散热，而锁螺丝的工艺又比较复杂导致生产制造流程很难实现自动化。
 
英飞凌经过长时间与产业链下游的行业头部客户以及工程师讨论，最终在业界达成共识，那就是顶层散热才是解决这一矛盾的根本途径。
 
“贴片化是从带独立散热片的插件封装走向更高功率散热的第一步。”英飞凌科技电源与传感系统事业部大中华区应用市场总监程文涛在近日举办的一次媒体沟通会上表示。
 

英飞凌科技电源与传感系统事业部大中华区应用市场总监程文涛
 
在如今常见的底部-顶部贴片散热概念中，PCB温度与MOSFET温度相同，主要是靠芯片底部跟PCB（印刷电路板）之间的接触，利用PCB铜箔把芯片产生的热量传导出去。但这样做的一个明显弊端在于，它需要耗费比较大的PCB铜箔面积，才能有效地把热量散发出去。目前常用的PCB材质都是FR4，它的温度上限是110度，即需要在110度左右的最高工作温度环境下，利用贴片和PCB之间的结合均匀地将更多热量传递出去。但是在这方面，目前底部散热封装技术已经逐渐走到了瓶颈。
 
英飞凌研发的顶部散热封装，通过在顶部增加一个薄薄的散热片，使得PCB温度与芯片结温相分离，从而实现了在相同电路板温度条件下，功率耗散增加了大约20%，而且通过降低电路板温度，延长了系统使用寿命。
 


顶部散热的贴片式封装是一项相对较新的封装技术，在早期推广之初，也受到了来自该行业中电源领域工程师的质疑。他们之前最信赖的能够有效散热的封装是TO247和TO220，如果新的封装技术在散热能力上不能够与之对等，那么将很难说服工程师从原来的插件式封装顺利转换到贴片式封装。
 
英飞凌的顶部散热封装技术表现如何？
 
英飞凌的顶部散热（TSC）封装技术包括QDPAK和DDPAK，其前身就是我们所熟知的DPAK，即TO252封装。QDPAK大致相当于4个DPAK并排，DDPAK则是相当于两个DPAK并排（Double DPAK）在一起，换言之，DDPAK是QDPAK尺寸的一半。
 
 
 
从制造方面来看，这两大顶部散热封装技术能够带来最大的益处在于：高度优化了生产工艺，让整个装配过程步骤变少，自动化制造流程更简洁，最终在下游厂商端实现包括PCB数量、层级和板间连接器用量减少，带来装配及整体系统成本大幅降低。

它的散热能力表现如何呢？下图显示了英飞凌的QDPAK和DDPAK，在温度稳定之后，它的散热能力跟TO220和TO247的散热能力是对等的。这就打消了工程师的质疑。


 
但是在向头部客户推广这项技术的时候，也遇到了很大的阻力，最主要的阻力是之前制造生产线上的加工工艺还没有能够完全适应顶部散热封装技术这一概念的能力。程文涛指出：“插件封装基本上是靠锁螺丝或者铜夹子等导热方式，对芯片厚度的一致性要求并没有那么高。不同于插件封装，贴片封装需要所有的器件都贴在同一个平面的PCB板上。”因此，其中需要解决的主要问题是，在同一个PCB板上贴装很多的顶部散热芯片之后，如何保证这些芯片的高度是一致的？而同一个模具所加工出来的平面散热片，怎样才能均匀地贴在这些顶部散热的芯片上，并且能够保证它们之间的热阻基本一致？

这时候，同样的器件高度标准至关重要。英飞凌对于顶部及底部散热功率器件需要的通用封装厚度的定义是2.3毫米，，这样的封装厚度能够让足够多的器件并存在同一块PCB板上。英飞凌推出了适用于高压（HV）与低压（LV）器件的QDPAK和DDPAK 表面贴装(SMD ) 顶部散热（TSC）封装，采用 2.3 mm标准高度，可让开发人员使用所有相同高度的 SMD TSC 器件来设计完整应用。
 

 
在均匀导热方面，英飞凌表示，目前最有效的方式是用隔离膜+导热胶的方式均匀地把热量传导到顶部的散热片中。下图中右侧列出了不同导热能力的导热胶所产生的效果。为了协助客户进行TO220和TO247 THD器件的设计过渡，英飞凌特别推出可提供同等散热能力与较佳电气效能的QDPAK和DDPAK SMD器件，例如用于OBC和DC-DC转换。
 

 
从市场应用来看，除了车载OBC是很有代表性的应用之外，在充电桩、储能设备、数据中心、通信基站等要求设备体积小、重量轻、功率密度高、效率高的应用中，顶部散热封装技术都是很受欢迎的，程文涛表示。举例来说，在对效率要求比较高的应用方面，从最近火爆的ChatGPT可以看到人类对数据无止境的需求增长是近似指数级的，在这种情况下对电源转换的效率，以及对同样机房尺寸中能够安装的设备数量提出了更高要求。所以该应用场景中的头部企业也在积极地采用顶部散热封装技术。
 
写在最后
 
QDPAK和DDPAK表面贴装（SMD）TSC封装技术成功注册成为JEDEC标准后，标志着封装外形将迎来崭新纪元。这项举措不仅进一步巩固了英飞凌将此标准封装设计和外型的TSC 封装推广至广泛新型设计的目标，也给OEM 厂商提供了更多的弹性与优势，帮助他们在市场中创造差异化的产品，并将功率密度提升至更高水准，以支持各种应用。
 
而在JEDEC标准里面，英飞凌不是唯一一家做顶部散热封装技术的公司，这从侧面说明顶部散热封装技术正在发展成为一个潮流。未来在数据中心、通信，乃至对储能要求更加便携、更高功率密度的场景中，相信顶部散热的贴片封装的应用占比将会越来越高。