[原创] 从设计到制造，英特尔为数字经济时代扛起算力大旗

“算力驱动未来。”

当前，一个以计算能力为基础，万物感知、万物互联、万物智能的智能化数字经济世界，正在到来。与此同时，随着数字经济加速发展而来的是，爆发式增长的信息数据量，IDC数据显示，人类历史上90%的数据都是在过去几年间产生的，50%在短短两年内生成的，预测到2025年数据量年均将以30%增长，即两年增70%。

面对未来产生的庞大的数据体量，人们对于计算能力的要求也越来越高，如今算力已经成为继热力、电力之后新的关键生产力。7月30日，由中国计算机学会（CCF）主办的首届“2022年中国计算机学会芯片大会”在南京国际博览会议中心举行。英特尔中国研究院院长宋继强博士作题为《坚持半导体底层技术创新，激发算力千倍级提升》的主题演讲。

宋院长在演讲中表示，中国目前正走在全球数字化转型浪潮的前列，发展数字经济也成为中国把握新一轮科技革命和产业变革新机遇的战略选择。在数字经济增长的过程中，未来数据量不仅会迎来爆发式增长，还会向多元化形态发展，这也意味着，底层基础设施提供的算力、计算效率等方面的支持十分关键。

“从数据量和质来看，传统的单一计算架构肯定会碰到性能和功耗的瓶颈。”宋院长强调道。面对上述问题，宋院长指出，突破算力的瓶颈是第一步，通过不同的方式解决多样化数据的计算有效性。其次，在提升算力的同时，绿色计算也是需要考虑到的主题，要以能量优化的方式解决数据处理的问题。

异构计算和异构集成就是解决这些问题的新抓手。宋院长解释道，异构计算指的是，用不同的架构处理不同类型的数据，真正做到“用好的工具解决好的问题”。而异构集成则可以通过更好的集成组合方式，把不同工艺下优化好的模块更好地集成到未来的解决方案当中，从而更加高效地处理复杂计算。

宋院长认为，想要更好地构造一个完整的异构计算体系，就需要做到软硬件结合。在硬件上，需要“全面发展”，有不同的架构积累，英特尔就拥有从服务器到边缘、终端全面的XPU硬件架构。在软件方面，则是需要有一套方便且好用的软件，只需上层应用者指定功能需求，下层就可以随着异构变化。英特尔率先推出 oneAPI 计划，应用者只需通过底层的软件功能模块和工具链，就可以把下面具体的实现分布在不同硬件上，而无需改变上面的软件开发代码。

据了解，目前oneAPI在全球都开始做开放式的合作，有很多企业、初创公司、研究机构加入，2021年，英特尔还与中科院计算所建立了中国首个oneAPI卓越中心。

除了异构计算，异构集成也是一项十分重要的未来方向。作为实现异构计算的关键技术，异构集成也就是先进的封装工艺，可以把不同制程节点的芯片封装在同一个大封装里，利用先进封装带来的尺寸、带宽、功耗的优势，解决板级封装所带来的延迟、带宽降低等问题，满足未来芯片大面积，以及低成本的要求。

据宋院长介绍，英特尔在异构集成上主要有两项技术。一个是EMIB（嵌入式多芯片互连桥接），属于英特尔的一种2.5D高密度微缩技术。在这个技术框架下，英特尔可将典型FCBGA（有机封装）的IO层提升至256-1024IO/mm/层，并能够实现55-36μm的凸点间距和每平方毫米330-722/m㎡的凸点密度，功率可以控制在0.5pJ/bit。

另外一个就是Foveros，这是英特尔提供的一项业界领先的3D封装技术，可以把不同计算的芯粒在垂直层面上进行封装。与EMIB相比，Foveros技术可以把IO从400提升至10000 IO/mm²，还能够实现50-25μm的凸点间距和400- 1600/m㎡的凸点密度，功率可以控制在 0.15pJ/bit。

宋院长进一步指出，Foveros Omni和Foveros Direct是英特尔在3D封装上未来会使用的两种技术。其中，Foveros Omni开创了下一代Foveros技术，允许裸片分解，将基于不同晶圆制程节点的多个顶片与多个基片混合搭配。通过Foveros Omni，英特尔进一步将互连间距微缩，并增加了多个基础晶片的选择，与EMIB 技术相比，其实现了密度提升，同时也扩展了混搭基础晶片的能力。

而Foveros Direct则是通过一种更高级的、不需要焊料、直接让铜对铜键合的技术，实现更低电阻的互连，并实现了10μm以下的凸点间距，使3D堆叠的互连密度提高了一个数量级。同时，该技术还能垂直堆叠芯片的多个有源层。

作为集英特尔异构计算技术之大成者，Ponte Vecchio是英特尔目前在高性能计算GPU领域最复杂的SoC，集成了1000亿个晶体管、47种不同晶片、5个制程节点的芯片，同时采用了EMIB、Foveros两款先进封装技术，助力极光超级计算机提供每秒超过两百亿亿次的双精度峰值计算性能。宋院长表示，下一代旗舰级数据中心GPU Rialto Bridge，将采用了更新的制程节点，以及最新的封装技术，大幅提高计算密度、性能和效率。

在演讲上，宋院长还强调了要坚持推进摩尔定律，打造功耗更低，性能更强的半导体，并介绍了英特尔的制程工艺革新和路线图。

宋院长表示，英特尔主要从半导体工具、晶体管结构，以及供电技术等三方面进行制程工艺革新。制程工艺方面，宋院长认为半导体工具十分重要。英特尔率先使用了下一代基于高数值孔径的极紫外光刻机（EUV），可以进一步降低整个制程工艺的复杂度，进一步提高了分辨率并减少误差，降低了制程工艺的复杂性，同时提高了设计规则的灵活性。

在晶体管结构方面，英特尔将在Intel 20A节点的时候，开始产品化使用RibbonFET这一新的晶体管结构，进一步降低晶体管所占面积，能在更小的占用空间中，以相同的驱动电流提供更快的晶体管开关速度。

在供电层面，英特尔推出了业界首个全新的背面电能传输网络PowerVia技术，实现底部给所有上层的功能逻辑部件供电，通过分离电源和信号，能更有效地使用金属层，可以更有效地使用金属层，对绕线和能量消耗的减少而言都有很大的提高。

宋院长对记者表示，学术界在背面供电技术领域已经做了不少的研究，英特尔也将在现有技术上进行进一步的研发，推动背面供电技术的产品化，打造高良率半导体。据宋院长透露，未来英特尔PowerVia技术将在Intel 20A上启用。

面对英特尔制程工艺发展，宋院长坦言，未来四年英特尔会有五个节点的演进。据宋院长介绍，今年Intel 7已经在大量出货，出货量超3500万颗；今年下半年使用EUV的Intel 4产品也将出货；2023年Intel 3将会产品化，并在Intel 3生产过程中会更大量得使用EUV；到了2024年，英特尔将在上半年投产Intel 20A，下半年投产Intel 18A。目前来讲，英特尔在Intel 18A和Intel  20A研发上都取得了非常不错的进展。

在推进摩尔定律这条道路上，英特尔一直冲锋在前，宋院长在演讲中也分享了英特尔在组件研究、神经拟态计算和集成光电三个领域所取得的主要进展。

在组件研究上，英特尔主要围绕三方面：第一，是提供更多的核心微缩技术，涵盖混合键合（hybrid bonding）技术、CMOS晶体管3D堆叠技术和对晶体管新材料的探索；第二，通过叠加新的晶体管材料和结构，给硅晶体管注入新的功能，包括增强模式的高K氮化镓晶体管和硅FinFET晶体管的组合技术，以及反铁电体材料的嵌入式内存；第三，是量子领域的工作，包括应用在逻辑计算的磁电自旋电子器件，磁畴壁电子器件和300毫米量子比特制程工艺流程。

宋院长在接受采访时表示，第三代半导体材料凭借自身特性可以更好帮助高功率控制，同时在一定程度上可以降低部分器件的额外消耗，英特尔在第三代半导体方面也做了一定的研究，会在未来产品中去使用这些新器件。

在神经拟态计算领域，英特尔已经推出第二代神经拟态研究芯片 Loihi 2。Loihi 2采用Intel 4制程工艺，速度比上一代提升了10倍，单个芯片里的神经元数量也提升了8倍，达到100万，且面积缩小一半。同时，英特尔也推出了一套完整的开源的软件框架Lava对神经拟态计算的开发提供全面支持，并和北京大学、复旦大学、鹏城实验室、中科院自动化所、联想等近200家国内外合作伙伴一起提升计算的效率。

在集成光电方面，英特尔则致力于大幅提高光电转换效率。据宋院长介绍，目前英特尔已经实现了在一个平台上集成所有的关键模块，包括光电的发射、放大、检测、调制，都可以通过CMOS工艺，封装在一个大的芯片模块中，大幅降低芯片尺寸和功耗。未来，英特尔将继续和大学合作，在高速光互连、I/O技术、性能扩展和节能方面做广泛的研究。

宋院长表示，从光电芯片各种参数，以及性价比来看，光电芯片拥有一个很好的产业前景，可行性较强。更重要的是，将光子直接做成计算芯片，在学术方面也有着一定的新颖性。宋院长透露，目前英特尔在光芯片产业，主要力量集中在通信领域，简单地说就是把光电集成主要用来传输数据，而不是把它用来做计算对通信。

在演讲的最后，宋院长强调从异构计算、异构集成，到器件级创新，再到新高能效比的架构技术和光互连技术的创新，这些都是为了推动绿色计算领域的发展。英特尔将继续携手产学研界各合作伙伴，推动绿色半导体创新，实现千倍级算力提升，保持整个地球生态的可持续发展。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3119内容，欢迎关注。