ASML明示，1nm工艺能实现

更小的晶体管运行速度更快，所需功率更小，因此，摩尔定律已经成为不断提高芯片性能和能效的代名词。然而， 当芯片缩小到一定的程度，过小的尺寸势必会对晶体管的工作产生影响，进而打破了尺寸、性能和功耗之间的平衡。

目前，大多数芯片中使用的晶体管类型在2000年代中期接近了这个临界点。虽然晶体管仍在持续变小，但由此带来的芯片性能的改善却逐渐趋缓。

不过，正如摩尔在1975年所说的那样，制造更小的尺寸只是提高芯片性能的一种方法。几十年来， 半导体行业还通过元件和电路的巧妙设计——用于制造晶体管的材料和结构的创新——提升了芯片性能。这种方法被称为“设计缩放”。 例如，使用 “低介电常数材质”等材料可以改善晶体管的电气性能。

与此同时， 新的晶体管架构源源不断地被开发出来，以克服传统晶体管的尺寸限制。 为此，业界引入FinFETs技术，将晶体管的栅极由平面结构改成立体结构。它也是首个被称为3D晶体管的新型晶体管。

尺寸和元件的缩放涉及晶体管本身的演变。近年来，芯片性能的提高也是通过系统层面的创新实现的，即允许使用现有的晶体管技术来进一步扩展。

实现这一目标的方法之一是通过更大的 片上集成 ，如将处理器、存储器和辅助功能整合到一个芯片上的片上系统解决方案，以及 3D NAND 闪存，即在同一区域内制造多层闪存以增加存储容量。另一个选择是依靠 先进封装技术 将更多的优化功能模块集成在一起。

在过去的15年里，这些创新方法使摩尔定律依然生效且状况良好。从整个行业的发展路线来看，它们将在未来十年甚至更长时间内让摩尔定律继续保持这种势头。

当然，在元件方面，目前的技术创新足够将芯片的制程推进至至少 1纳米 节点，其中包括gate-all-around FETs，nanosheet FETs，forksheet FETs，以及complementary FETs等诸多前瞻技术。此外， 光刻系统分辨率的改进（预计每6年左右缩小2倍）和边缘放置误差（EPE） 对精度的衡量也将进一步推动芯片尺寸缩小的实现。

ASML作为半导体行业的引领者之一，始终为行业提供创新支持。 我们的EPE路线图是全方位光刻技术的关键，它将通过不断改进光刻系统和发展应用产品（包括量测和检测系统）来实现。

此外，我们预计系统级的扩展将发挥更大的作用：去年，存储器制造商生产了176个存储层叠加的3D NAND芯片，并宣布到2030年左右将生产超过600个存储层的芯片路线图。如果说摩尔定律57年的历史向我们展示了什么，那就是半导体行业充满了新发展的想法。

只要我们还有想法，摩尔定律就会继续生效！

推荐阅读