来源：内容由半导体行业观察（ID：icbank）
编译自spectrum
，谢谢。
任何商业秘密或硬件木马都无法躲避 ptychographic X 射线层析成像。
当你在烤蛋糕的时候，很难知道里面什么时候是你想要的状态。对于微电子芯片来说也是如此，但风险要大得多:工程师如何才能确定芯片内部的东西是否真的满足了设计师的意图?半导体设计公司如何判断其知识产权是否被盗? 更令人担忧的是，谁能确定没有秘密插入终止开关或其他硬件木马？
如今，这种探测是通过磨掉芯片的每一层，并用电子显微镜进行检查来完成的。这是一个缓慢的过程，当然也具有破坏性，使得这种方法很难让任何人满意。
我们中的一个(Levi)研究半导体，另一个(Aeppli)研究x射线。因此，在思考了这个问题之后，我们考虑使用x射线对芯片进行无损成像。你需要超越医用x光扫描仪的分辨率。但我们很清楚，所需的解决方案是可能的。在那一刻，我们称之为“芯片扫描”的项目诞生了。
几年后，我们能够在不破坏处理器的情况下绘制出最先进、最复杂的处理器的整个互连结构。目前，这一过程需要一天多的时间，但未来几年的改进应该能在数小时内实现整个芯片的测绘。
这种技术被称为叠层x射线薄片照相技术，需要使用世界上最强大的x射线光源。但这些设施大多位于便利的位置，靠近许多先进芯片设计的地方。因此，随着使用这种技术的范围扩大，任何缺陷、失败或邪恶的诡计都将无法隐藏。
在决定采用这种方法之后，我们的第一项任务是确定最先进的x射线技术可以做什么。这是在瑞士的Paul Scherrer研究所(PSI)完成的，我们中的一个(Aeppli)在那里工作。PSI是瑞士光源(SLS)同步加速器的所在地，它是迄今为止建造的15个最亮的相干x射线源之一。
相干x射线不同于医疗或牙科诊所使用的x射线，就像激光笔高度准直的光束不同于白炽灯发出的四面八方的光一样。SLS和类似的设备首先将电子加速到接近光速，从而产生高度相干的x射线光子。然后，磁场使这些电子偏转，从而产生所需的x射线。
为了看看我们能用SLS做些什么，我们的多学科团队从当地商店花了大约50美元买了一个英特尔奔腾G3260处理器，并拆下了封装，露出了硅。(这个CPU是用22纳米CMOS FinFET技术制造的)。
像所有这样的芯片一样，G3260的晶体管是由硅制成的，但将它们连接起来形成电路的是金属互连线的排列。在一个现代的处理器中，互连层超过15层，从上面看就像一个城市的街道网格地图。更靠近硅的较低层具有令人难以置信的精细特征，在当今最先进的芯片中，它们之间的间距只有纳米。随着互连层的上升，特征变得越来越稀疏，直到到达顶部，电接触垫将芯片连接到其封装。
我们从G3260上切下了一个10微米宽的圆柱体，开始了检查。我们必须采取这个破坏性的步骤，因为它极大地简化了事情。10微米还不到SLS光子穿透深度的一半，所以用这么小的东西我们就能探测到足够多的光子穿过柱子来确定里面是什么。
我们把样本放在一个机械台上，让它绕着圆柱形轴旋转，然后从侧面发射一束相干的x射线。当样品旋转时，我们用2 μ m宽的点重叠的模式来照射它。
在每一个被照亮的点上，连贯的x射线在穿过芯片曲折的铜连接塔时发生衍射，将一个图案投射到一个探测器上，探测器被存储起来以备后续处理。记录下来的投影包含了关于x射线所经过的材料的足够信息，从而确定了该材料的三维结构。这种方法被称为层压x射线计算机断层扫描(PXCT)。Ptychography是一种通过光的干涉模式生成图像的计算过程。
PXCT背后的基本原理相对简单，类似于光通过狭缝的衍射。你可能还记得在你的物理导论课上，如果你把一束相干光通过狭缝照射到一个遥远的平面上，实验会产生所谓的弗劳恩霍夫衍射图案。这是一种明暗条纹或条纹的图案，条纹的间距与光的波长除以狭缝的宽度的比率成比例。
图注：一些相当简单的 X 射线衍射效应揭示了足够的信息来推导纳米级结构。通过一个小狭缝 [左上] 照射 X 射线将经典的弗劳恩霍夫图案投射到探测器上 [蓝色，上]。将狭缝替换为两个点状物体[左中]，它们之间的距离比狭缝更近，并且投影出不同的图案 [红色，中]。将点对象放置在狭缝内会结合两个干涉图案 [深紫色，底部]。移动狭缝内的物体[左下]会产生新的组合[浅紫色]。几个这样的干涉图案一起揭示了物体在 X 射线束路径中的位置。
如果不是让光线穿过狭缝，而是把它照射到一对间隔很近的物体上，这些物体很小，实际上就是点，你就会得到不同的图案。物体在光束中的位置并不重要。只要它们之间保持相同的距离，你可以移动它们，你会得到相同的图案。
就其本身而言，这两种现象都无法让你重建微芯片中错综复杂的互连结构。但如果你把它们结合起来，你就会开始看到它是如何工作的。把这对物体放进狭缝里。由此产生的干涉图样是由狭缝与物体结合产生的衍射得到的，揭示了狭缝的宽度、物体之间的距离以及物体与狭缝的相对位置等信息。如果你稍微移动这两个点，干涉图案就会改变。正是这种位移让你可以计算出物体在狭缝中的位置。
任何真实的样本都可以被视为一组点状物体，它们会产生复杂的x射线散射模式。这种模式可以用来推断这些点状物体在二维空间中的排列方式。这个原理可以用来绘制出三维的图像通过在光束内旋转样本，这个过程叫做层析重建。
您需要确保已经设置好收集足够的数据，以按照所需的分辨率映射结构。分辨率是由x射线波长、探测器的大小和其他一些参数决定的。我们最初使用SLS进行测量时，使用的是0.21 nm波长的x射线，探测器必须放置在离样品约7米的地方，才能达到13 nm的目标分辨率。
2017年3月，我们展示了PXCT在集成电路无损成像中的应用，发布了一些非常漂亮的英特尔Pentium G3260处理器铜互联的3D图像。这些图像揭示了这个CMOS集成电路中电子互连的三维特性和复杂性。但他们也捕捉到了一些有趣的细节，比如各层之间金属连接的缺陷，以及铜和周围硅介质之间的粗糙度。
从这个简单的原理证明来看，很明显，该技术在失效分析、设计验证和质量控制方面具有潜力。因此，我们使用 PXCT 来探测用其他公司技术制造的芯片切割而成的类似尺寸的圆柱体。生成的 3D 重建中的细节就像是 IC 独有的指纹，也揭示了用于制造芯片的制造工艺的很多信息。
早期的成功使我们受到鼓舞。但我们知道我们可以做得更好，通过建造一种新型的x射线显微镜，并提出更有效的方法，利用芯片设计和制造信息来改善图像重建。我们称这项新技术为PyXL，即胸部x射线层摄影的简称。
首先要处理的是，当x射线穿透深度只有30μm左右时，如何扫描整个10毫米宽的芯片。我们首先通过将芯片相对于光束倾斜一个角度来解决这个问题。接下来，我们将样品绕垂直于芯片平面的轴旋转。同时我们也以栅格的方式将它横向移动。这使得我们可以用光束扫描芯片的所有部分。
在这个过程中的每一刻，穿过芯片的x射线都会被IC内部的材料散射，形成一个衍射图案。与PXCT一样，来自重叠照明点的衍射图案包含了关于x射线所经过物体的冗余信息。然后成像算法推断出与所有测量到的衍射图案最一致的结构。通过这些我们可以重建整个芯片的3D内部。
不用说，在开发一种新的显微镜时，有很多事情要担心。它必须有一个稳定的机械设计，包括精确的运动阶段和位置测量。它还必须详细记录光束如何照亮芯片上的每个点，以及随后产生的衍射图案。为这些问题和其他问题找到切实可行的解决方案，需要一个由14名工程师和物理学家组成的团队的努力。PyXL的几何结构还需要开发新的算法来解释收集到的数据。这是一项艰苦的工作，但到2018年底，我们已经成功探测了16纳米集成电路，并于2019年10月公布了结果。
今天最先进的处理器之间的互连距离只有30nm，而我们的技术至少在原则上可以产生小于2nm的结构图像。
在这些实验中，我们能够使用PyXL虚拟地剥离互连层，以揭示它们形成的电路。作为一个早期的测试，我们在最靠近硅的互连层的设计文件中插入了一个小缺陷。当我们将这个版本的层与芯片的PyXL重建进行比较时，缺陷立即显现出来。
原则上，我们只需要几天的工作，就可以使用PyXL获得有关在最先进的设备中制造的IC完整性的有意义的信息。今天最先进的处理器之间的互连距离只有几十纳米，而我们的技术至少在原则上可以产生小于2纳米的结构的图像。
但提高分辨率确实需要更长的时间。尽管我们制造的硬件有能力以最高分辨率完全扫描1.2 *1.2厘米的区域，但这样做是不切实际的。放大一个感兴趣的领域将是一个更好的利用时间。在我们最初的实验中，低分辨率(500纳米)扫描一块边长0.3毫米的芯片的方形部分需要30小时才能获得。对芯片上更小的部分(仅40μm宽)进行高分辨率(19纳米)扫描需要60个小时。
在SLS，成像速率从根本上受到x射线通量的限制。但是其他设施拥有更高的x射线通量，并且正在研究提高x射线源“亮度”的方法——结合产生的光子数量、光束的面积和传播速度。例如，位于瑞典隆德的MAX IV实验室，开创了一种将其才华提升两个数量级的方法。用新的x射线光学方法还可以得到一个或两个数量级。将这些改进结合起来，总通量有一天会增加10,000倍。
有了这个更高的通量，我们应该能够在更短的时间内获得2纳米的分辨率，而不是现在获得19纳米的分辨率。我们的系统还可以在不到30小时的时间内，以250纳米的分辨率探测一个1平方厘米的集成电路(大约相当于苹果M1处理器的大小)。
还有其他提高成像速度和分辨率的方法，比如更好地稳定探测光束，改进算法，以考虑集成电路的设计规则和过多x射线照射可能导致的变形。
虽然我们已经可以从集成电路的互连布局了解它的很多信息，但随着进一步的改进，我们应该能够发现它的一切，包括它的材料。对于16nm技术节点，它包括铜、铝、钨和一种叫做硅化物的化合物。我们甚至可以对硅晶格中的应变进行局部测量，这种应变来自制造尖端设备所需的多层制造过程。
由于铜互连技术正接近极限，识别材料可能变得尤为重要。在当代CMOS电路中，铜互连很容易受到电迁移的影响，电流可以将铜原子踢出对齐，并导致结构中的空隙。为了解决这个问题，互连线被包裹在一个屏障材料中。但这些护套可能太厚，以至于几乎没有给铜留下空间，这使得互连线的电阻太大。因此，钴和钌等替代材料正在开发中。由于所讨论的互连线非常精细，我们需要达到10纳米以下的分辨率才能区分它们。
我们有理由相信我们能做到。将PXCT和PyXL应用于硬件和湿件(大脑)的“连接体”是世界各地的研究人员为支持新的和升级的x射线源的构建而提出的关键论点之一。与此同时，我们在加州和瑞士的实验室继续致力于开发更好的硬件和软件。因此，在不久的将来，如果你对自己的新CPU感到怀疑，或者对竞争对手的CPU感到好奇，你可以对它的内部工作方式进行一次“飞来”之旅，以确保一切都在正确的位置上。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3027内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
晶圆｜集成电路｜设备
｜汽车芯片｜存储｜台积电｜AI｜封装
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
