印度启动RISC-V处理器计划

2022-04-28 14:00:44 来源: 半导体行业观察

点击

来源：内容由半导体行业观察（ID：icbank）编译自businesstoday ，谢谢。

为了在 2023 年 12 月之前实现下一代微处理器的商业芯片和设计胜利，印度政府周三宣布启动数字印度 RISC-V (DIR-V) 计划。RISC-V 是一个免费且开放的 ISA，通过开放标准协作开启处理器创新的新时代。

政府的倡议被认为是实现“Atmanirbhar Bharat”自力更生雄心的又一具体步骤。

在为 SHAKTI 和 VEGA 的商业硅设定积极的里程碑并在 2023 年 12 月之前他们的设计获胜时，电子和信息技术以及技能发展和创业国务部长 Rajeev Chandrasekhar 提到 DIR-V 将看到初创公司、学术界和跨国公司之间的合作伙伴关系，使印度不仅成为全球 RISC-V 人才中心，而且成为全球服务器、移动设备、汽车、物联网和微控制器的 RISC-V SoC（片上系统）供应商。

在接受媒体采访时，Chandrasekhar 回忆了他在英特尔担任 x-86 处理器芯片设计师的早期经历，并提到许多新的处理器架构已经经历了以创新浪潮为特征的初始阶段。然而，在某些时候，他们都选择了一种占主导地位的设计。

ARM 和 x-86 是两种这样的指令集架构——其中一种是许可的，另一种是出售的，在早期的几十年里，行业整合在一起。

然而，在过去十年中，RISC-V 已成为它们的强大替代品，没有许可负担，使其能够在半导体行业中以不同的复杂程度用于各种设计目的，挑战现状。

印度电子和 IT 部 (MeitY) 还计划加入 RISC-V 国际，担任首席董事会成员，与其他全球 RISC-V 领导者合作、贡献和宣传印度的专业知识。

IIT Madras 主任 V. Kamakoti 教授将担任 DIR-V 项目的首席架构师，S. Krishnakumar Rao 将担任项目经理。钱德拉森部长还公布了 DIR-V 计划的设计和实施路线图蓝图，其中包括 IIT Madras 的 SHAKTI 处理器和 C-DAC 的 VEGA 处理器，以及印度半导体设计和创新的战略路线图，以促进印度的半导体生态系统国家。

印度发力RISC-V 处理器

RISC-V 架构的主要优势之一是它是开放的，因此任何具有适当技能的组织都可以开发自己的内核，印度政府利用微处理器开发计划 (MDP) 帮助开发 VEGA RISC- 抓住了这个机会本地 V 核。

在电子和信息技术部 (MeitY) 的资助下，先进计算发展中心 (C-DAC) 成功设计了五个 RISC-V 处理器，从单核 32 位 RISC-V 微控制器级处理器到支持 Linux 的四核 64 位乱序处理器。

C-DAC 开发的五个 VEGA 内核的主要特性：

VEGA ET1031 – 32 位单核 3 级有序 RV32IM 处理器，带AHB/AXI4.bus，可选 MMU，可选调试
VEGA AS1061 – 64 位单核 6 级有序 RV64IMAFDC 处理器，具有 8KB D-cache、8KB I-cache、FPU、AHB/AXI4总线
VEGA AS1161 – 64 位单核 16 级流水线乱序 RV64IMAFDC 处理器，具有 32KB D-cache、32KB I-cache、FPU、AHB/AXI4/ACE总线
VEGA AS2161 – 64 位双核 16 级流水线乱序 RV64IMAFDC 处理器，具有 32KB D-cache、32KB I-cache、512KB L2 cache、FPU、AHB/AXI4/ACE 总线
VEGA AS4161 – 64 位四核 16 级流水线乱序 RV64IMAFDC 处理器，具有 32KB D-cache、32KB I-cache、1024KB L2 高速缓存、FPU、AHB/AXI4/ACE 总线

深入了解高端 VEGA AS4161 的主要特性：

RISC-V 64G (RV64IMAFD) 指令集架构
13-16阶段乱序流水线实现
高级分支预测器：BTB、BHT、RAS
哈佛架构，独立的指令和数据存储器
用户、主管和机器模式权限级别
支持 Linux 的全功能内存子系统

▪内存管理单元

▪ 基于页面的虚拟内存

▪ 可配置的 L1 缓存

▪ 可配置的二级缓存

高性能多核互连
符合 IEEE 754-2008 的高性能浮点单元
AXI4- / ACE，兼容外部接口
平台级中断控制器

▪ 多达 127 个 IRQ

▪ 低中断延迟

向量中断支持
高级集成调试控制器

▪ JTAG 兼容接口

▪ 硬件/软件断点支持

调试扩展允许通过 GDB >>openOCD >> JTAG 连接进行 Eclipse 调试
兼容 Linux

预计不会很快就会有桌面 Linux 的处理器，因为 AS4161 主要针对存储和网络应用程序。

更好的是两个 SoC（THEJAS32和 THEJAS64）的文档的公开可用性，分别基于 VEGA ET1031 和 VEGA AS1061 内核，HDL代码在ARTYA7 FPGA 板上运行（A7-35T可以运行 THEJAS32，但 A7-100TTHEJAS64 需要）。带有 Eclipse IDE的C/C++ VEGASDK允许工程师为该平台开发程序，并且还提供了用于 64 位 VEGA 处理器的Linux 源代码。代码托管在 Gitlab 上，但您需要在检索代码之前请求访问...这有点令人失望。

印度政府还计划为 VEGA 处理器举办培训课程，但该页面目前是空的。找不到任何有关 VEGA 的时间表以及制造是否会在印度进行计划的信息。该项目的博客已经好几个月没有更新了，但“VEGA处理器”的YouTube账号在2022年1月31日上传了一段视频，对五款VEGA RISC-V处理器进行了概述。

更多细节可以点击文末 “阅读原文”， 参考该项目网站。

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3024内容，欢迎关注。

印度启动RISC-V处理器计划

相关文章

最新新闻

热门文章本日 七天 本月

热门评论

热门搜索

印度启动RISC-V处理器计划

相关文章

最新新闻

热门文章 本日 七天 本月

热门评论

热门搜索

热门文章本日七天本月