[原创] 以AI为引擎，这款EDA工具使芯片设计人员解决“温饱”，走向“小康”
2021-09-28
14:00:19
来源: 半导体行业观察
如今半导体行业正在经历一场复兴。5G、自动驾驶、超大规模计算和工业物联网强劲增长，这些趋势的背后是AI和ML的应用。新的应用和技术间的相互依赖性，正在产生对更强计算、更多功能、更快数据传输速度的需求。所以对芯片工作者有一个新的挑战，那就是下一代芯片的开发必须更快、更智能。
要开发芯片，必然离不开EDA工具的支持，EDA近几十年与芯片随之发展。上世纪60年代，芯片刚出现的时候，芯片设计需要完全自定义布局，都是手工画。随着芯片规模的不断扩大，开始将一些流程做成标准单元，通过原理图网表自动实现。再后来芯片的性能和功能要求不断增大，就出现了RTL综合语言。然后就是现在的自动化布局与布线。那么EDA的下一步是什么呢？Cadence给出的答案是：
EDA的下一步要进入机器学习的年代
。
三年前，Cadence开始探索将EDA工具走向人工智能。三年后的今天，Cadence交出了满意的答卷。他们开发了一个新的工具——Cerebrus。据Cadence数字与签核事业部产品工程资深群总监刘淼先生的介绍，Cerebrus这个词来自于拉丁语，是大脑的意思，顾名思义，它会结合一些AI的知识，做类似人脑的行为。
Cerebrus是业界首款完全基于机器学习人工智能引擎的EDA工具，可以扩展数字芯片设计流程并使之自动化。它有三大很关键的提升：第一，它是生产力和功耗、性能与尺寸（PPA）层面的革命，也就是芯片性能的革命，基于独一无二的增强型机器学习，它可以带来约10倍生产力的提升，还有20%的PPA结果改进。第二，它会带来全新的RTL-to-GDS全流程自动优化，提升设计团队的工作效率。第三，其大规模的分布式计算，提供可扩展的本地或基于云的设计探索，实现更快的流程优化。
Cerebrus的面世标志着 EDA 行业迎来了一场颠覆性的革新，它代表了PPA和生产力的下一个飞跃，也预示着EDA工具开始进入ML时代。Cerebrus已经超出了普通的EDA工具，它用一种全新的自动学习方式凌驾于其他EDA工具之上，以机器学习为核心的数字芯片设计工具将让工程团队有更多机会在项目中发挥更大的影响力，因为他们可以告别重复性的手动流程。
在如何优化AI算法的问题上，据刘淼先生解释，Cadence采取的策略是与产业合作，比如台积电，通过工艺线的调整来优化模型。除此之外，Cadence拥有大量的数据可以供Cerebrus进行增强型的自学习，通过概率论找到一个最优解。
Cerebrus 是更广泛的 Cadence 数字全流程的一部分，可与 Genus™ Synthesis Solution 综合解决方案、Innovus™ Implementation System 设计实现系统、Tempus™ Timing Signoff Solution 时序签核解决方案、Joules™ RTL Power Solution、Voltus™ IC Power Integrity SolutionIC 电源完整性解决方案和 Pegasus™ Verification System 各个工具平台无缝集成合作，为客户提供快速的设计收敛和更好的可预见性。这款全新工具和更广泛的设计流程支持Cadence 的智能系统设计（Intelligent System Design™）战略，该战略旨在驱动普适智能，实现卓越设计。
就像人类发展的三部曲一样，首先要解决温饱问题，然后再解决小康问题，最后才能走向共同富裕。在芯片设计的辅助上，Cerebrus也有这样的深层次意义。
刘淼先生解释道，当下半导体人才荒的问题已经是燃眉之急，企业缺人、抢人是常态。Cerebrus的出现，正是解决了最基本的问题，其全流程的自动优化给很多刚毕业的学生或者比较缺乏经验的学生提供了指引，他们可以利用Cerebrus很快解决芯片设计实现的问题。
这就解决了芯片设计当中的“温饱”问题
。当然这也特别符合中国现在的需求，中国那么多初创企业找不到人，但是必须要做，用EDA工具解放人，让人做更加有意义的事情。
芯片不止要设计出来，还要让芯片做得更好，这就是要解决小康问题，Cerebrus可以帮助工程师做各种各样的探索，通过探索可以得到最优解，不光能够实现芯片，还可以让你的芯片性能比别人家好。如下面这个例子，客户期待在最新CPU实现达到2GHz的速率，Cerebrus的自动布局规划能同时优化布局规划与实现流程，而且它可以在任何方向自动调整，并且调整完了以后，可以再去调用Innovus找到最佳的位置得到很好的结果。最终达到了总失效改进高达83%，漏电功耗降低17%。
以此，Cerebrus达到了“小康”的阶段
。
类似的案例还有与瑞萨的合作，Cerebrus凭借其创新的ML能力，搭载Cadence的RTL-to-signoff工具流程，带来了自动化流程优化和布局规划优化，将设计性能提高10%
以上。
三星代工厂也已在多个应用中采用了Cerebrus以及Cadence的数字设计实现流程。
因为三星观察到，在一些最关键的模块上，仅用短短几天时间Cerebrus便使得功耗降低超过8%，而过去通过人工操作需要数月才能实现 。
此外，三星正在使用Cerebrus进行自动布局规划电源分配网络选型，这使最终设计时序提高50%以上。
由于Cerebrus和数字化实现流程提供了更卓越的PPA结果和显著的生产力提升，该解决方案已成为三星DTCO计划的宝贵补充。
刘淼先生很客观的表示，Cerebrus或许能解决80%的问题，但剩下20%的工作仍需要人来完成，共同富裕是可望不可及的，需要我们全人类共同努力。Cerebrus的意义是将人类从繁琐的工作中解放出来，来思考那20%更有价值的工作，例如芯片堆叠、芯片架构等难度更大的工作。
关于未来Cerebrus的发展，刘淼先生也透露到：“要让现有的模型做的更加准，概率论的精度问题也是我们一直努力的方向。再就是会根据不同的芯片和工艺来自己构建模型库，这些模型与客户没有强相关。”
回看Cadence三十多年的发展历程，从最开始的追求芯片卓越设计，到2000年以后在系统层面的创新，到现在以AI为引擎的Cerberus的出现，Cadence一直在与时俱进，迎合客户的发展方向。
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2811内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
晶圆｜集成电路｜设备
｜汽车芯片｜存储｜台积电｜AI｜封装
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
责任编辑：Sophie
