Arasan推出NAND闪存全IP解决方案-PR-Newswire

加利福尼亚州圣何塞2021年8月5日 // -- 面向物 联网（ IoT ）、移 动和汽车 SoC 的半 导体 IP 领先提供商 Arasan Chip Systems 宣布立即提供符合开放 Nand 闪存接口（ ONFI ） 5.0 规范的 Nand 闪存全 IP 解决方案。 Arasan 面向 ONFI v5.0 NAND 闪存的全 IP 解决方案包括主机控制器 IP 、 PHY IP 和 软件堆栈。 ONFI 5.0 标准比之前的 ONFI 4.2 标准快 50% 。 ONFI 测试芯片可在 12nm 晶 圆上使用。

该NAND闪存控制器IP支持以前所未有的速度轻松可靠地访问片外NAND闪存器件。更新后的控制器能以各种速度支持所有ONFI规范模式。这包括最新的NV-LPDDR4模式，以及传统的单数据速率（异步）、NV-DDR（同步）、NV-DDR2和NV-DDR3双数据速率模式。  它支持这些接口模式的所有计时模式，从10MHz的低速模式到全新的1200MHz (2.4GT/S) 输入输出速度。在Arasan的ONFI主机控制器系列中，其ONFI 5.0主机控制器IP是第一个带有经过全面验证的AXI接口的主机控制器。它包含独特的微控制器架构，可确保每条ONFI数据路径都能以多线程方式得到充分利用。Arasan的ONFI 5.0主机控制器IP还具有完整的分散聚合直接内存访问 (DMA) 算法，能够以与闪存接口速度匹配的速度从闪存转向系统存储器。

Arasan的ONFI 5.0 PHY IP设计用于与他们的ONFI 5.0主机控制器IP无缝连接。Arasan的ONFI 5.0 PHY具有完整的SDR、NV-DDR、NV-DDR2、NV-DDR3和NV-LPDDR4发送接收功能，支持ONFI规范中定义的所有速度，同时仍然向后兼容ONFI规范的较早版本。  Arasan ONFI 5.0 PHY支持数据培训、各种功率驱动和ZQ校准，可确保最大工作速度和最佳信号完整性。PHY采用锁相环（PLL）/数字锁相环（DLL）组合，可提供非常灵活的频率访问。 PHY还在所有ONFI接口引脚上提供静电放电（ESD）保护。

ONFI 5.0 NAND闪存控制器IP和PHY可立即获得许可。PHY可在12nm以及以下节点中使用。