下一代EUV光刻机延误?日本厂商紧急驰援
2021-06-10
14:00:08
来源: 半导体行业观察
来源:内容来自半导体行业观察综合,谢谢。
在半导体行业观察日前的文章
《EUV光刻机路线图》
中,我们谈到了ASML在下一代的High NA EUV光刻机上面面临可能的延误问题。而随即,东京电子发布了一个新闻稿,他们表示,公司将于将与 imec-ASML 合作,携手推动High NA EUV 光刻机的发展。
东京电子表示,公司将向imec-ASML High NA EUV联合研究实验室(high NA EUVresearch laboratory)提供其领先的涂布机/显影剂(Coater/Developer),该设备将与ASML的EXE:5000 集成,这是 ASML 的下一代高数值孔径 (NA:numerical aperture ) EUV 光刻系统,拥有0.55的NA。按照原计划,这个新光刻机将于2023 年投入使用。而通过与 imec 和 ASML 合作,TEL 将继续追求技术开发以满足其客户不断扩展的需求。
报道进一步指出,与传统的 EUV 光刻相比,High NA EUV 光刻有望提供更先进的图案缩放解决方案。被引入联合研究实验室的涂布机/显影剂将具有先进的功能,它们不仅能与广泛使用的化学放大抗蚀剂(chemically amplified resists )和底层(underlayers)兼容,而且还与旋涂含金属抗蚀剂兼容(spin-on metal-containing resists)。
报道表示,旋涂含金属抗蚀剂已表现出高分辨率和高抗蚀刻性,有望实现更精细的图案化。然而,含金属抗蚀剂(metal-containing resists )还需要精密的图案尺寸控制以及硅片背面和斜面的金属污染控制。
为了应对这些挑战,安装在联合研究实验室的涂布机/显影剂配备了能够处理含金属抗蚀剂的前沿工艺模块。
结合新的工艺模块,TELCoater/Developer 的单个单元可以在线处理多种材料,包括化学放大抗蚀剂、含金属抗蚀剂和底层。这将实现灵活的晶圆厂运营,同时实现更高的生产力和高可用性,这是涂布机/显影剂的优势之一。
利用其产品跨越多个相邻工艺的广度,TEL正在与抗蚀剂材料供应商建立合作伙伴关系,以提供涵盖蚀刻工艺以及光刻工艺的涂布机/显影剂的全面图案化解决方案。
TEL 公司董事、高级副总裁兼 SPE 业务部总经理 Yoshinobu Mitano 表示:“TEL 很荣幸在联合研究实验室与 imec 和 ASML 合作,以进一步了解和解决High NA EUV 在图案化方面面临的挑战。通过利用我们在 EUV 光刻工艺技术的大批量制造方面的经验,我们打算及时向客户的晶圆厂提供高 NA EUV 工艺解决方案。”
TEL 副总裁兼 CTSPS BU 总经理 Keiichi Akiyama 评论说:“作为目前在 EUV 光刻在线 Coater/Developer 中占有 100% 市场份额的制造商,我们期待与联联合研究实验室合作,实现最用于下一代高数值孔径 EUV 光刻的先进涂布机/显影剂。我们将与合作伙伴合作,引入和验证尖端方法和技术,以应对客户的挑战。”
imec 首席运营官兼研发执行副总裁 Rudi Cartuyvels 表示:“超过 25 年以来,imec 和 TEL 一直是战略合作伙伴,开发创新解决方案以推进半导体规模化。imec 期待继续与 TEL 合作,以实现半导体缩放路线图的下一步,即High NA 图案化。”
imec 高级图案化、工艺和材料副总裁 Steven Scheer 表示:“TEL 和 imec 之间的合作是识别和消除使用旋涂抗蚀剂的 EUV 图案化中关键缺陷的关键,有助于大量引入 EUV制造业。对于high NA EUV 图案化,使用更薄的抗蚀剂膜和更小的特征尺寸,减少缺陷将更加重要。因此,imec 很高兴与 Imec-ASML 联合研究实验室中的 TEL 和抗蚀剂材料供应商合作,以加速在行业中引入High NA EUV。”
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2702内容,欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
,回复下方关键词,阅读更多
晶圆|集成电路|设备
|汽车芯片|存储|美国|华为|苹果
回复
投稿
,看《如何成为“半导体行业观察”的一员 》
回复
搜索
,还能轻松找到其他你感兴趣的文章!
责任编辑:Sophie