如何将FPGA设计快速转成ASIC？DARPA有新动作
2021-04-22
14:01:10
来源: 半导体行业观察
来源：内容来自
半导体行业观察综合
，谢谢。
上个月，DARPA对外公布了一项名为SAHARA（Structured Array Hardware for Automatically Realized Applications ）的项目。按照DARPA的说法，该项目的目的以应对阻碍国防系统定制芯片安全开发的挑战。
DARPA在新闻稿中指出，SAHARA是一项重要计划，旨在支持国防部研究与工程部副部长USD（R＆E）领导的国防部（DoD）微电子学路线图，以定义，量化和标准化安全性，同时加强国内半导体制造。快速确保商业微电子原型（RAMP-C）和最新的异构集成原型（SHIP）项目也是DoD路线图不可或缺的部分。
他们表示，尽管FPGA在当今的军事应用中得到了广泛的应用，但是结构化ASIC可以提供更高的性能和更低的功耗，这使其成为国防电子系统的高效替代品。但是，手动将FPGA转换为结构化ASIC是一个复杂，漫长且成本高昂的过程，因此很难以国防部应用所需的定制芯片数量来证明经济负担。
此外，当前的转换过程没有解决设计安全性的考虑。为了显著缩短设计过程，降低相关工程成本并增强芯片安全性，DARPA将与英特尔团队合作，致力于实现FPGA功能的自动化转换过程，同时增加独特的芯片保护以应对供应链安全威胁。
DARPA Microsystems的项目经理Serge Leef表示：“ SAHARA的目标是通过自动执行FPGA到结构化ASIC的转换，将设计时间减少60％，工程成本减少10倍，功耗减少50％。”
微电子学的布雷特·汉密尔顿（Brett Hamilton）表示，结构化的ASIC平台和方法，以及在SHIP中开发的先进封装技术，将使美国国防部能够更快，更经济地开发和部署先进的微电子系统。
而根据我们对英特尔的了解，他们已经生产了“ eASIC”设备——结构化ASIC，这是FPGA和标准单元ASIC之间的中间技术。与FPGA相比，它们具有更低的单位成本和更低的功耗。英特尔在公告中说，与标准单元ASIC相比，它们的设计成本更低，上市时间更快。英特尔及其合作伙伴计划使当前和未来FPGA的转换过程自动化。
按照Serge Leef的介绍，结构化ASIC定制了两层或三层，这些层是从用户的设计派生而来的。现在，英特尔的体系结构并不完全类似于门阵列，但是原理相似。
他进一步指出，与FPGA不同（这就是为什么它们吸引DoD设计者的原因），结构化ASIC（和ASIC）的缺点是它们可以向制造商透露设计信息，为可能的克隆，伪造和逆向工程打开了方便之门。相比之下，FPGA更加安全，它们在制造时不包含任何设计信息。芯片交付后，设计信息将插入到FPGA中。这也就是为什么双方还将在芯片增加独特的保护，希望能够阻止逆向工程和假冒的攻击。
DARPA说：“研究团队旨在开发新颖的芯片保护技术，并采用验证，确认和红色团队来对所采取的措施进行压力测试。” “一旦该方案得到证明，预计该对策将被整合到英特尔的结构化ASIC设计流程中。”
值得一提的，该方案更多的设计流程将在美国境内进行，因为DARPA表示：“英特尔旨在在其10纳米工艺上建立结构化ASIC的国内制造能力。”
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2653内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
晶圆｜集成电路｜设备｜封测
｜射频｜存储｜美国｜台积电
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
责任编辑：Sophie
