DVCon中国将于4月在上海亮相

2017-04-08 17:42:00 来源: 互联网

china0513-624x468

首届中国ASIC设计与验证大会 (DVCon 中国 ) 将于 4 19 日在上海张江博雅酒店举办。会议属于 Accellera 的设计和验证会议系列,此前亦在美国、欧洲和印度举办。 DVCon 中国的目标是探讨集成电路和电子系统设计与验证中的标准语言、工具与方法学,促进中国的电子设计自动化( EDA )和 IP 标准化。

中国拥有大量的ASIC 设计与验证工程师,且数量正在迅速增长。跨国公司中,许多重要的企业在中国均有设计中心。初创ASIC 设计公司的数量也在迅速增长。它们都可以从DVCon 中国的技术会议、教程示范、展览和主题演讲中获益,这些活动的内容基于Accellera 开发的标准和行业内的最佳工程实践与创新。

china0513-624x468

DVCon US 2016

AMD上海研发中心的刘红亮是DVCon中国的首任大会主席。我们与他探讨了举办会议的初衷,以及参会者可以期待从中学习到什么。

首先,我们来了解一下为什么DVCon 中国选择在这一时期举办。

“Accellera 是ASIC 功能设计和验证开发标准的领导者,” 他说。“ 如System Verilog ,SystemC 和现在的UVM 。这些标准在全球的半导体公司中广受欢迎,当然也包括中国的公司。”

与此同时,DVCon 是ASIC 功能设计和验证领域的主要会议之一。通过举办一系列DVCon 会议,现在包括DVCon 中国,Accellera 正在创造一个全球的IC 专业发展与增长环境。”

同样重要的是,与半导体行业的大多数会议不同,DVCon 关注ASIC 设计和验证的实践与创新,这个领域对中国而言还是一个蓝海。”

首次DVCon 中国是单日会议,但会议内容十分丰富精彩。。包含两位主题演讲嘉宾、六项教程示范、22 张论坛展板、八场技术会议和全天精彩展览。主题演讲嘉宾是Mentor Graphics 公司的董事长兼首席执行官Wally Rhines 和Synopsys 验证业务总监傅勇。

“ASIC 设计和验证几乎所有的热门话题都包含在会议中。包括UVM 、低功耗、GPU 建模、IP 重用、形式验证、故障模拟、混合信号、系统设计和调试策略,” 刘红亮说。

最有吸引力的一些活动将谈到Accellera 标准开发的最新进展,知名ASIC 设计公司和EDA 公司开发的最佳实践,行业内领导者的观点,以及复旦和清华等知名大学分享的前沿研究。”

“UVM 也是本次会议的一个亮点,经Accellera 开发和发展,今年它已成为正式的IEEE 标准。”

china0513-624x468

DVCon Europe 2015

总体而言,刘红亮希望看到DVCon 中国在企业、学界和国际标准制定组织之间,建立更广泛的合作和交流的平台。首次会议借鉴了DVCon 美国,DVCon 欧洲和DVCon 印度的专业知识和成功经验。但这仍是一次本土主导的活动。技术委员会的35 位成员大多来自中国。他们的工作是确保会议适应并满足本土参会者的期许。

刘红亮也将DVCon 中国看作是一次重要的机会,他的国家既可以从中学习,也可以回馈国际半导体设计领域。

因此,他希望DVCon 来到中国,能够鼓励本土更多地参与到国际标准的开发中。

我相信越来越多的Accellera 标准将成为IEEE 标准,如UVM ,” 刘红亮说。“ 总的来说,我会说,与Accellera 的互动将使中国与全球标准发展更密切地同步,让自己的声音被听到,同时也能为全球标准的制定和发展做出贡献,其重要性不言而喻。”

会议详情和注册可通过点击“阅读原文”至DVCon China中国官方网站上获取。

↓点击下方 “阅读原文”
责任编辑:mooreelite
半导体行业观察
摩尔芯闻

热门评论