直击新思科技开发者大会：万物智能时代，EDA行业的挑战与机遇

当今时代，科技创新的步伐继续加快，正重塑着我们的世界。尤其是半导体作为世界科技创新的重要驱动力，面临前所未有的挑战和机遇。

在此背景和趋势下，作为从芯片到系统设计的全球领导者，新思科技以“在一起，共创万物智能时代”为主题，于9月10日在上海中心隆重召开2024年新思科技开发者大会，本届开发者大会邀请到了数千名业内专家、企业家和行业开发者共聚一堂，共同探讨从芯片到系统的创新如何与时代共鸣，与生态共赢，致力于打造万物智能的新时代。

大会伊始，新思科技全球资深副总裁、新思中国董事长兼总裁葛群分享了新思科技从芯片到系统设计解决方案和前沿技术应用以及下一代开发者的培养实践。

新思科技全球资深副总裁、新思中国董事长兼总裁葛群先生

他强调，这不仅能推动芯片产业的合作发展，也能让更广泛的社会群体了解芯片产业如何助力各行各业加速发展新质生产力，激发不同行业的开发者们一起参与到从“在一起，改变世界”到“在一起，共创万物智能时代”的创新浪潮中。

新思科技致力于加速技术创新步伐，与千行百业和开发者们“在一起”，打造从芯片到系统的超融合创新平台，将全球创新趋势与产业发展相融合，将科技创新落实到AI、智能汽车、智能制造等产业升级中，推动新质生产力的持续涌现和快速发展，为全球科技发展提供源源不断的动力。 

共创万物智能时代，EDA的创新与落地

大会期间，新思科技总裁兼首席执行官Sassine Ghazi再次强调了创新对于新思科技的重要性。“三十多年来，我们不断超越自己致力于加速科技创新，以更好地赋能芯片公司、系统级公司乃至整个产业生态的发展。”  

新思科技总裁兼首席执行官Sassine Ghazi

近年来，随着芯片行业的快速发展和软件定义系统的高速增长，正在驱动万物智能时代的加速到来，这给各行各业带来巨大发展机遇的同时，半导体行业也面临着“芯片复杂性日益增长”、“生产力提升遭遇瓶颈”以及“芯片与系统融合”等三大挑战。

对此，新思科技推出了“从芯片到系统设计解决方案”的创新设计范式，通过全球领先的AI驱动型EDA全面解决方案Synopsys.ai和电子数字孪生技术、广泛且经验证的IP产品组合、以及3D IC系统设计解决方案，全面助力AI、智能汽车、智能制造等前沿科技领域应对挑战，大幅提升其研发能力和生产力。

尤为值得注意的是，Synopsys.ai作为一个全栈式AI驱动型EDA整体解决方案，可用于优化数字和模拟器件的设计、验证、测试与制造过程。

新思科技率先将AI全面引入Synopsys.ai整体解决方案，在生产力和性能方面取得的令人印象深刻的成果证明了它的成功，证明了AI对EDA的变革力量。Synopsys.ai通过对话智能来提供协作、生成和自主功能。在大语言模型（LLM）的支持下，Synopsys.ai的GenAI功能可以部署在任何本地环境或云环境中。

据了解，使用Synopsys.ai将可以使得整个设计子流程所需的时间从过去的几个月缩短到几周，极大提高设计效率，同时在芯片的速度、功耗和面积方面取得更好的结果。这也是推动Synopsys.ai在客户群中采用的关键，目前全球绝大多数顶级半导体供应商已在生产中使用了 Synopsys.ai。

AI之外，随着ASIC设计领域的快速发展，从单芯片架构到2.5D和3D芯片架构的转变也是行业中的一个重大飞跃。这种方法将多个小芯片(Chiplet)集成到单个封装中，这不仅需要将IC设计创新提升到一个新的水平，而且还增加了协调和集成的复杂性。

为此，新思科技通过3DIC Compiler为多裸晶片集成提供了统一的平台，为3D可视化、路径、探索、设计、实现、验证及签核提供了一体化的超高收敛性环境。该平台建立在新思科技Fusion Design Platform高度可扩展的通用数据模型之上。该平台在提高效率的同时，还可以扩展容量和性能，以支持实现数十亿个裸晶间互连。该平台提供全套自动化功能的同时，还具备电源完整性、注重优化散热和降噪，从而减少迭代次数。

与此同时，随着汽车电气化、智能化、联网化的变革趋势，对先进半导体的需求也在不断增长，为新思科技带来了巨大的增长机会。



据介绍，新思科技的工具和IP非常适合满足汽车芯片设计师的独特需求，从确保功能安全到优化电源效率。通过深化其在汽车行业的参与，新思科技来自汽车市场的营收也正在快速增长。

业界首款UCIe IP，新思科技再度领航

在大会期间，新思科技还宣布推出了业界首个完整的UCIe IP全面解决方案，包括控制器、物理层和验证IP，每引脚运行速度高达40Gbps，实现异构和同构芯片之间的快速连接，旨在满足全球速度领先的人工智能数据中心对计算性能日益增长的要求。

UCIe互连是裸片到裸片连接的行业标准，对于多裸片封装中的高带宽、低延迟裸片到裸片连接至关重要，助力当下人工智能数据中心系统中的更多数据在异构和同构裸片或芯片组之间高效传输。

新思科技40G UCIe IP 支持有机基板和高密度先进封装技术，使开发者能够灵活地探索适合其需求的封装选项，是新思科技全面、可扩展的多芯片系统设计解决方案的关键组成部分，可实现从早期架构探索到制造的快速异构集成。

新思科技全新40G UCIe IP解决方案的领先性能包括：

·  更简化的解决方案可简化IP集成：单参考时钟功能简化了时钟架构并优化了功耗。为便于使用和集成，该IP加快了裸片到裸片链路的初始化，无需加载固件。

·  芯片健康监测增强了多芯片系统封装的可靠性：为了确保芯片、裸片到裸片以及多芯片系统封装层面的可靠性，新思科技40G UCIe IP提供了测试和芯片生命周期管理 (SLM) 功能。此外，监控、测试和修复IP以及集成信号完整性监控器可实现从设计到现场的多芯片系统封装诊断和分析。

·  成功的生态系统互操作性：针对当前全新CPU和GPU的片上互连需求，新思科技40G UCIe IP支持业界广泛的芯片上互连结构，包括AXI、CHI芯片到芯片、streaming、PCI Express和CXL。为了实现成功的互操作性，该IP符合UCIe 1.1和2.0标准，新思科技作为UCIe联盟的积极成员，协助推动开发和推广以上标准。

·  预验证的设计参考流程：新思科技UCIe IP与新思科技的3DIC Compiler的组合可用于新思科技的预验证设计参考流程，该流程包括所有必要的设计辅助工具，如自动布线流程、内插研究和信号完整性分析。

·  适用于多芯片系统设计的广泛IP解决方案：除了UCIe IP和高速SerDes，新思科技还提供HBM3和3DIO IP，以实现大容量存储器和3D封装。

新思科技发布业界首个完整的40G UCIe IP解决方案，彰显了新思科技对推动半导体创新领域的持续投入。新思科技对于UCIe联盟积极贡献，有助于新思科技提供强大的UCIe解决方案，帮助新思科技的客户成功开发并优化面向性能人工智能计算系统的多芯片系统设计。

Sassine Ghazi表示，新思科技40G UCIe IP面向AI、数据中心等领域提供全球领先的高带宽，并且能够在整个芯片生命周期内提高可测试性和可靠性，助力芯片产业提升生产力，持续加速Multi-Die等前沿科技的发展。

据悉，新思科技40G UCIe IP将于2024年底推出，适用于多种晶圆代工厂及其工艺。

结语

此外，本届开发者大会特别策划了“12+2”场技术专题论坛，覆盖从芯片到系统的前沿技术话题，包括“万物智能”和“高校专场”两场特别策划，以及智能汽车、数据中心、电子数字孪生、RISC-V、Multi-Die、数字设计和实现、模拟设计、签核和物理验证、功能验证、系统验证、能源管理解决方案、测试和芯片全生命周期管理十二个前沿技术话题。

“万物智能”特别论坛延续了上午高峰论坛的热烈讨论，深入挖掘万物智能时代创新的关键技术；“高校专场”论坛邀请了来自上海交大、西南交大等多所高校的学者，为开发者们带来了前沿学术研究和新思科技三十多年来在产学研结合方面的丰富实践。

同时，新思科技还特别策划了Pervasive Intelligence芯片赋能万物智能时代特展，让大众能够沉浸式体验芯片创新如何改变世界，并赋能诸多传统行业的转型升级，重塑人类未来。

“芯质生产力”特别展览

新思科技面向科技爱好者们特别设立“芯质生产力”科技特展，展现创芯如何赋能各行各业发展新质生产力，不仅有炫酷的科技展示，可以近距离感受半个世纪来的芯片、AI发展浪潮，更能够沉浸式体验智能汽车、新能源、AI等领域的创新，让观众感受到小小芯片中蕴含的无限力量。

展望未来，新思科技期待继续携手产业链合作伙伴以及全球开发者，共同加速万物智能时代的到来。