来源：内容由半导体行业观察（ID：icbank）
编译自semiengineering
，谢谢。
芯片设计生态系统开始转向特定领域的架构，这引发了工具供应商之间的争夺，以简化和优化现有的工具和方法。
此举反映了摩尔定律缩放作为提高性能和降低功耗的最佳方法的急剧放缓。取而代之的是，现在包括系统公司在内的芯片制造商正在推动针对超大规模计算、汽车、移动、通信、航空航天/国防、工业和医疗应用等市场进行优化的架构。
“最先进的公司正在内部为他们的应用设计 IC，”西门子 EDA的 IC EDA 执行副总裁 Joe Sawicki 说。“大部分 IC 方法是相同的过程，但变化在于，如果您设计整个系统，您就有新的选择将 IC、封装和电路板设计结合在一起，以创造更大的差异化和价值。”
其中大部分是由设备扩展速度放缓引发的，但此后它已经有了自己的生命。
Codasip首席营销官Rupert Baines 表示：“整个行业都意识到 Dennard 缩放在不久前就停止了，摩尔定律几乎走到了尽头。”. “你仍然可以得到更多的晶体管，只是，但我们正在寻找它的结束。就每个晶体管的较低成本而言，我们刚刚超越了这一点。然而，在架构和算法优化方面存在巨大的机会，同时提高了同一节点的性能，这有很多证明点。很久以前，我们曾经在通用逻辑中做DSP功能，然后在通用指令中。然后我们开始在 DSP 和协同进程和加速器中获得专门的指令。二十年前，同样的事情也发生在图形上，曾经有一段时间图形是在软件中完成的。如果你有 Sinclair Spectrum 或 Commodore PET 或 Apple 2 或类似的东西，图形都是在软件中完成的。现在，一切都在专用硬件中完成。
苹果的 M1 芯片就是一个很好的例子。“通过采用相当传统的硬件并针对他们关心的软件进行优化，他们取得了惊人的成就。这就是双倍的性能，双倍的电池寿命，”Baines 说。“Apple 展示了您可以通过调整应用程序架构来做什么，而且绝对没有理由不成为主流。”
Hyperscalers 为所有这一切增加了一个有趣的转折点，用他们的软件计算服务为硬件创新提供资金。“这在过去从未发生过，” Synopsys接口 IP 高级产品经理 Priyank Shukla 说。“架构是由拥有整个生态系统的处理器公司英特尔定义的。他们想要一个可以提供给客户的通用架构。但现在，随着超大规模数据中心领域的所有活动，这些公司可以按秒向他们的客户收取计算设施的费用。他们可以设计自己的硬件。这意味着硬件第一次从服务中获得创新资金。这就是为什么他们会在需要的地方投资新架构。”
例如，人工智能处理器比 x86 或任何其他架构更好的通用矩阵乘法允许新的权衡，”Shukla 说。“如果我有工作负载要处理，我是否只需要一种 x86 架构来处理它？今天，我的库存中有许多其他经过硅验证的架构。如何拆分系统？我是否有一个大型农场，只有 GPU 所做的矩阵乘法，或者我是否将该农场的一部分提供给您的手机或设备并启用边缘推理？所有这些选项今天都可用，并且有研发资金为其提供资金。这就是为什么我们看到了更多针对特定领域的实施，而不是一刀切的实施。”
要了解当前的动态，请可视化垂直行业和水平技术的矩阵。
“垂直行业包括航空航天/国防、超大规模、移动、通信、汽车、消费者、工业和医疗保健，它们推动了安全、安保、我需要多少数字双胞胎和数字工程等需求，以及我能做什么处理数据以及我如何传输它，” Cadence解决方案和生态系统高级集团总监 Frank Schirrmeister 说。“其他技术要求可能包括 AI/ML 支持、低功耗/热、小芯片/3D-IC、多域仿真、混合信号、嵌入式软件开发、光子学和射频微波。”
其中一些技术覆盖所有行业，而另一些则在某些领域占主导地位，而在其他领域则不然。但这种专业化也表明可能需要针对垂直细分市场的专门开发工具，尽管确切的地点和方式仍然是一个不断发展的问题。
“一些市场，比如汽车，有自己非常特殊、非常特殊的要求，”Baines 说。“如果你想为这个市场服务，你确实需要了解他们的词汇和标准以及他们的工作方式。您还可以使用 DSP 或 AI 获得特定算法。在这些领域做好工作需要了解特定的软件库和工具链。如果你要做人工智能，你需要支持 CUDA 和 OpenGL 之类的东西。我们将看到应用的优化水平，以及对其他不同事物的理解水平。”
挑战在于 EDA 工具供应商需要使客户能够做这些事情，但在很多情况下，客户才是真正的专家。例如，在 Apple 的案例中，该公司知道自己想要什么，但它正在寻找一种更有效的方式来实现它。
其中有多少需要工具专业化，而不是探索各种不同架构选项的能力，并不完全清楚。“一个特定领域的架构是die to die的分解，”Shukla 说。“这解决了整个网络、5G 基站以及 HPC 中的不变主题。在寻求每平方微米更多聚合计算的过程中，正在发生分解。在一个封装中，有多个裸片，架构可以分为同质裸片和异质裸片。”
同质die通常被定义为在同一工艺节点中开发，尽管有时定义超出此范围。然而，无论是同质的还是异质的，当与其他裸片封装时，每个都可能带来自己的一系列挑战。
“以前，我们设计的是一个复杂的芯片，但现在系统由一个封装中的多个芯片组成，”Shukla 说。“你需要进行系统分区。你想在这个芯片上，这个芯片上有什么？你想在那个die上有什么？它们将被放置在哪里？它们将如何连接？你能关闭时间吗？整个封装的供电网络是什么样的？这些是这种特定领域架构的新挑战，即同构分解。另一种选择是为某些功能连接的拆分 SoC 或拆分裸片。这不是网状网络。有不同的挑战，你必须注意时序问题，因为这些芯片是相互关联的。虽然它可能看起来更简单，但它仍然带来了新的设计挑战。”
5G 等新技术增加了其他挑战。由于快速的信号衰减，特别是毫米波，需要许多基站。这转化为更多的天线、更多的基站和新的标准化，以便新的参与者可以进入。
“微软在 5G 网络上投入了大量资金，”Shukla说。“他们正在进入由诺基亚和爱立信服务的地方，当这些超大规模厂商进来时，他们想要标准化，所以会有很多新的参与者。以前的 4G RAN 标准是专有接口。现在，超大规模企业正在寻求新的可互操作协议，例如以太网，甚至是 5G 基站。eCPRI是使用以太网的一种，这是 5G 领域的领先新设计。
5G Open RAN也是领先的基站设计起点。同样，因为您想在最小的区域内尽可能多地集成，所以我们看到了分解。主题仍然是，您需要分解用于 HPC 和 5G 的特定领域架构中的芯片。”
所有这些变化意味着 EDA 工具还必须适应新的设计需求。
“过去，EDA 工具在die上解决问题，”他说。“现在，EDA 工具必须在一个封装上解决，因为有多个裸片。我们过去常常为die做平面布置图。现在我们不仅要在芯片上进行平面规划，我们还必须为封装进行。凸块放置、自动布线——所有这些在裸片级别完成的事情都需要在封装级别完成，以及裸片到裸片路由、布局规划、电迁移签核分析、电源和网络分析。”
随着芯片越来越复杂，工程团队面临着越来越多的数据——远远超过人脑可以处理和存储的数据。但是需要所有这些数据来有效地验证芯片是否按预期工作，并在出现问题时对其进行调试。
Vtool的项目经理 Olivera Stojanovic 说：“没有办法得出容易掌握所有有价值信息的结论。”. “我们正试图帮助用户过滤所有必要的信息并只专注于调试。当有大量数据时，机器学习也有帮助，您需要弄清楚其中是否存在关系——以及何时检测到错误以帮助工程团队了解问题所在——而且还需要掌握进行调试的主要重点。在验证中，尤其是在使用第三方 VIP 时，它不是您的代码。你无法控制它。信息量大，不易控制。当验证环境中有不同的提供者和不同的代码组合时，新方法可以确定什么是有效信息。例如，如果您有一些代码在 CPU 上运行，那就是 C 代码。另一方面，您有一个 UVM 环境。有两个消息作为代码执行的输出，以及 UVM 消息。如果可以合并日志文件并使用相同的工具进行查看，这对验证工程师将非常有帮助。”
Valtrix Systems的联合创始人 Shubhodeep Roy Choudhury 表示：“调试的最新进展围绕着多种技术，例如硬件跟踪、基于扫描链的调试等。“基于触发事件跟踪和捕获内部信号，并将它们存储在跟踪缓冲区中，然后可以从调试端口读取，这样可以在不中断系统正常执行的情况下无缝收集数据。可能需要大量硬件工具，但将触发事件放置在故障点附近可以使问题得到很多可见性。
这在特定领域的设计和高级封装中尤其重要，在这些领域中，哪些有效哪些无效的历史有限，并且存在许多独特的变量。
Roy Choudhury 说：“由于延迟的错误总是对进度造成风险，因此除了调试技术之外，还应该高度重视激励和测试生成器。” “在设计生命周期的早期启用软件驱动的激励和实际用例会增加遇到复杂错误的机会。此外，应用软件不是以寻找设计错误的心态开发的，而且调试起来通常很复杂，因此使用可以更好地锻炼系统并利用系统中存在的调试基础设施的激励发生器总是一个好主意。”
在特定市场具有竞争力就是针对特定应用和用例优化设计，但它需要深入了解芯片、软件、封装，以及特定市场或用例需要优先考虑的事项.
“我们正在优化和优化，”Vtool 前数字设计经理 Aleksandar Mijatovic 说。“需求正在上升。我们想要更小更快。但是制造业的价格正在上涨。好消息是过度设计的数量将开始减少。价格不会像几年前那样值得。我们正在接近我们不打算通过技术进行突破的地步。我们知道硅技术正在放缓，因此我们将转向优化架构，并尝试加快芯片生产。随着我们现在看到的芯片大小，熵变得巨大。您需要将所有相关数据带到一个地方并以某种方式进行比较，因为在某一点上，随着问题的数量级发生变化，您开始迷失在完整流程中的所有输出和所有调试数据中。它开始失去焦点仅仅是因为你记住一切的能力正在下降。而且，你没有时间在截止日期前学习整个系统。”
结果，代工厂已经转向经过验证的结构，提出了已知可行的架构。这限制了选项的数量，即使它们在技术上是可行的，也可能过于昂贵。
“晶圆厂会告诉你，'在这项技术中，这会给你这样的性能和产量，'”Stojanovic 说。“这是你的选择。你可以选择不是最优的东西，但你要为面积、制造和糟糕的性能付出代价。”
这些性能、功率、面积/成本/开发时间的权衡并没有变得更容易计算出来，因为有很多方法可以做事。
用户社区知道并理解用于特定市场的算法。挑战在于开发能够针对特定应用优化这些算法的硬件。
“他们正在寻找一种工具，可以帮助他们实现自动化或提高效率，”Codasip 的 Baines 说。“他们也在寻找支持验证的工具。”
验证一直是一个巨大的挑战，但使用独特的设计可能会更加困难、耗时和昂贵。
“当你开始谈论流程时，它们具有的所有复杂性，以及大量任意指令的极其困难的用例，验证成为一个非常巨大的挑战，”贝恩斯说。“为了让人们更容易设计出既强大又可以尽可能信任的设计，工具必须为您完成工作。他们应该生成记分卡和测试平台。这些工具应该生成 UVM。这些工具必须与标准流程一致并兼容。
这实际上是说它们必须是某种预处理器，以一致且兼容的方式生成 Verilog 或 SystemVerilog，因为您不希望重新发明一切。你正在寻找加速。您正在寻找一种前端工具，它可以让其他一切变得简单并与其他一切保持一致。
反过来，意味着一致性和兼容性必须是人类可读的。过去有一些工具可以吐出一些非常优雅的东西，但它有点被混淆和加密了。这让他们毫无用处。”
Synopsys 的 Shukla's 认为，EDA 公司现在必须提高自己的水平，帮助客户完成从系统规划到实施以及固件/硬件/软件联合开发的所有工作。
为了推动特定市场的技术要求，一种方法是利用行业标准。“例如，在安全和安保方面发生的事情之一是，每个行业似乎都有相关但略有不同的事物标准，”Schirrmeister 说。“航空/国防领域有 DO 标准。为了安全，有 ISO 26262。然后，[在美国] 叠加标准的是国家公路交通安全管理局 (NHTSA)，在欧洲有不同的组织。因此，所有这些都取决于地区。这意味着对于如何思考这个问题真的没有简单的答案。”
它所做的是鼓励以前没有互动的团队现在这样做。这也反映在 EDA 工具社区更多地关注创建具有互连基础的解决方案和工具流。
在一天结束的时候，最大的争论是如何引导有针对性的解决方案与通用产品，特别是随着这些产品变得越来越集成，以及开发这些解决方案的最佳方式是什么。
“产品是关键，但你不能通过简单地说，'哦，这一切都很好地集成到一个更大的东西'来弥补一个不能很好工作的工具，”Schirrmeister 说。“如果你在某个地方有一个薄弱环节，一个非常薄的柱子，整个建筑就会倒塌。但它也促进了引入更多的生态系统，因此当涉及到安全等问题时，它确实是一个生态系统的事情。这就是为什么在今天的许多流程中，当涉及到安全和安保、完整堆栈等问题时，您希望与 Green Hills、Tortuga Logic 或 Dover Microsystems 等公司合作。
低功率也是如此。你引入了技术合作伙伴，更多的是关于半导体技术生态系统。你把所有这些放在一起，它就变成了一个需要解决的生态系统问题，你们一起努力解决它。”
https://semiengineering.com/domain-specific-design-drives-eda-changes/
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第2938内容，欢迎关注。
『
半导体第一垂直媒体
』
实时 专业 原创 深度
识别二维码
，回复下方关键词，阅读更多
晶圆｜集成电路｜设备
｜汽车芯片｜存储｜台积电｜AI｜封装
回复
投稿
，看《如何成为“半导体行业观察”的一员 》
回复
搜索
，还能轻松找到其他你感兴趣的文章！
